Cadence 实验系列12_数模混合电路设计_spetreVerilog

数模混合电路设计流程马昭鑫 2012/5/23本文主要面向模拟电路设计者，讲解了从行为级代码形式的数字电路到数模混合版图之间的流程，默认模拟版图和数字电路的行为级代码、testbench已经完成。

阅读者需确定自己会编写Verilog或Spice格式的网表，熟悉Linux的文件操作，了解Spectre、Virtuoso、Calibre、Modelsim、Design Compiler（dc）、Astro等EDA工具的使用方法。

由于本人才疏学浅，经验不足，难免会在文中出现一些错误，恳请高手给予指正。

数模混合电路的仿真方法一般的设计流程中数字电路和模拟电路是分开进行设计的，但有些时候希望能将数字电路和模拟电路放在一起仿真来验证设计，这就需要用到混合电路的仿真方法。

在Cadence 工具中有专门用作混合电路仿真的仿真器spectreVerilog，其实现方法是首先将模拟模块与数字模块区分开并设置接口电平，然后在ADE中设置数字电路的测试代码，调用不同的仿真器分别对数字模块和模拟模块进行仿真，最后将结果汇总显示或输出。

下面将以一个简单实例的形式讲解混合电路的仿真方法。

一、建立数字模块①在命令行中输入下面的命令设置NC-Verilog和Cadence并启动Cadence；setdt ldvsetdt icicfb&②建立Library的方法不再累述，创建Cell view时注意Tool选择Verilog-Editor，View Name 填写functional；③点击OK后会弹出有模块代码框架的vi窗口，将设计需要的代码输入或粘贴进去；④保存并关闭后如果没有错误会弹出创建Symbol View的询问对话框，确定后会进入Symbol编辑器，并自动生成了Symbol（注意在Cadence中总线用尖括号<>表示）；⑤保存并关闭Symbol编辑器。

至此已经完成了数字模块的创建。

二、建立模拟模块模拟电路的创建方法无需赘述，这里搭建了一个输出频率为10MHz的环形振荡器。

基于Verilog的数字电路设计与仿真实验数字电路设计与仿真是数字电子技术领域中非常重要的一部分，Verilog作为一种硬件描述语言，在数字电路设计中扮演着至关重要的角色。

本文将介绍基于Verilog的数字电路设计与仿真实验，包括Verilog语言基础、数字电路设计流程、仿真工具的选择以及实验案例分析等内容。

Verilog语言基础Verilog是一种硬件描述语言，广泛应用于数字电路设计领域。

它具有类似于C语言的语法结构，包括模块化设计、行为建模和结构建模等特点。

在Verilog中，最基本的单元是模块（module），一个模块可以包含输入端口（input）、输出端口（output）和内部信号（wire）。

通过组合这些模块，可以构建复杂的数字电路系统。

Verilog语言中常用的建模方式包括行为建模和结构建模。

行为建模主要描述数字电路的功能行为，而结构建模则描述数字电路的物理结构。

Verilog语言还支持时序描述和并发描述，可以方便地对数字电路进行精确描述和仿真。

数字电路设计流程数字电路设计流程通常包括需求分析、概念设计、详细设计、验证和实现等阶段。

在Verilog中进行数字电路设计时，首先需要明确设计需求，然后进行概念设计，确定整体架构和模块划分。

接下来是详细设计阶段，根据功能需求编写Verilog代码，并进行仿真验证。

最后是实现阶段，将Verilog代码综合成目标设备可实现的逻辑电路。

在数字电路设计流程中，仿真验证是非常关键的一步。

通过仿真可以验证设计的正确性和功能是否符合预期。

Verilog提供了丰富的仿真工具和方法，如ModelSim、Xilinx ISE等，可以对设计进行全面的仿真测试。

仿真工具的选择在进行基于Verilog的数字电路设计与仿真实验时，选择合适的仿真工具至关重要。

ModelSim是一款常用的Verilog仿真工具，它提供了直观的图形界面和强大的仿真功能，能够帮助设计人员快速验证设计的正确性。

SpectreVerilog软件做数模混合仿真简单教程1、首先是建立仿真单元（如：MIX_SIM）
2、建立config文件，如下图所示，点击OK。

在出现下图表中点击Browse，选择好cell的View=schematic，然后点击OK
然后分别按下面图示操作。

3、打开MIX_SIM的config文件，如下图所示。

4、设置模数转换以及数模转换接口，注意下图所示的设置方法要求数模模数转换接口处用的是functional，设置才有效。

5、打开模拟仿真器，选择模拟软件工具为SpectreVerilog，并填好用于仿真的目录。

6、选择仿真模型库
7、如果需要添加仿真激励信号，按下图操作，加入激励信号，保存退出。

8、选择仿真模式，瞬态仿真的话填入仿真时间以及步长设定。

9、选择探测信号，接着选择出网表并运行仿真。

Cadence 的数模混合仿真工具spectraverilog能够实现数字模拟电路联仿的功能，对于模拟电路的输入信号可以利用数字接口很方便的进行设置。

主要用来进行功能仿真。

步骤：
1．准备schematic，如电路单元mix
2．从库管理器中建立mix单元的config view.
在use template中选择spectraverilog,然后ok
将top cell中的myview改为实际的schemtic，然后ok
正确的结果如下图
保存，点击open打开config后的schematic,在tools中选择mix signal opts.
在mix-signal菜单中，尝试第二项的每一个小项，可以看到模拟和数字的相关划分。

由于数字部分默认的电压为5V，转换电平为1.5V和3.5V，因此，如果电路的电源电压不同的与5V，需要对于数模混合接口部分进行设置，在mix-signal菜单中的第三项中进行设置。

对于模拟部分来讲，其按照模型进行计算，无需在数模接口部分进行端口设置，对于数字接口来讲，需要将默认的5V电平以及1.5V,3.5V转换电平变为与模拟部分相符的电压
值，比如电源3V，转换电平为1.5V和3.5V。

设置如下，
对于与模拟器件相连接的数字输出端，将高电平由5V改为3V
对于与模拟器件相连接的数字输入端，将转换电平由1.5V改为3.5V改为1V和2V
所有数模混合接口的相关的数字端口都需要改动，如下图所示的数模接口部分
3．调出analog仿真工具，并设置为spectreverilog
4．编写端口的输入激励文件
设置传输分析的时间长度
5．其余步骤同模拟信号仿真一样，run。

Cadence中Verilog的一些使用方法一学习Verilog 的必要性随着电路规模的增大和复杂传统的图形输入模式已不可行语言描述电路成为潮流它的方便性和好的更改性维护性在实践中得到很好的体现尤其现在强大的综合工具和系统集成对核的需求性使Verilog更有用武之地每个硬件工程师应该学习掌握它二Verilog 的文本编辑器在进入Cadence后在命令行中键入textedit *.v↙(此处*为文件名在textedit 命令后应带上文件名)键入上述命令后进入文本编辑框和Windows 中常用的文本编辑框很象图1textedit文本编辑框界面图中的主菜单File View Edit Find及各自底下的子菜单和Windws中的文本编辑器差不多使用方法相似这里就不多说了编好程序保存可以进行后续工作了三Verilog 的模拟仿真1命令的选择在命令行中键入verilog↙会出现关于此命令的一些介绍如下-f <filename> read host command arguments from file.-v <filename> specify library file-y <filename> specify library directory-c compile only-s enter interactive mode immediately-k <filename> set key file name-u convert identifiers to upper case-t set full trace-q quiet-d decompile data structureSpecial behavioral performance options (if licensed):+turbo speed up behavioral simulation.+turbo+2 +turbo with second level optimizations.+turbo+3 +turbo+2 with third level optimizations.+listcounts generate code for maintaining information for $listcounts +no_turbo don't use a VXL-TURBO license.+noxl disable XL acceleration of gates in all modulesSpecial environment invocation options (if licensed):+gui invoke the verilog graphical environment在上面的参数选择中简单介绍几个常用的:(1)-c首先应该保证所编程序的语法正确性先进行语法的检查选择参数- c键入如下命令verilog –c *.v↙根据Cadence的报告查找错误信息的性质和位置然后进入文本编辑器进 行修改再编译这是个反复的过程直到没有语法错误为止(2)-s进入交互式的环境人机交互运行和下面的参数联合使用(3)+gui &verilog 仿真有命令和图形界面两种方式图形界面友好和windows使用很象很好掌握一般都使用图形方式&”符号是后台操作的意思不影响前台工作如此时你可以在命令行输入其它的命令其它的命令参数选择比较复杂这里就不介绍了故我们这里常用的命令是verilog –s *.v +gui &↙ (*代表文件名)进入图形交互界面$附命令行输入!!↙是执行上一条命令命令行输入!* ↙ (*代表字母)是执行最近的以*开头的命令上述附注对命令输入速度提高有所帮助2SimVision 图形环境SimVision是Verilog-XL的图形环境 主要有SimControl NavigatorSignal Flow Browswer Wactch Objects Window SimWave 等窗口(1)SimControl 窗口此窗口是主要的仿真控制窗口让用户和机器进行交互式操作执行各种Verilog-XL 命令(菜单)进行仿真分析调试你的设计该窗口可以显示设计的模块和模块显示和设置断点强制信号等创建用户自己的按钮和执行经常使用的操作Source Browser2SimControl 窗口界面图I/O RegionMessage Region各部分简介Menu Bar有许多的子菜单让你执行各种模拟仿真命令这里就不一一介绍到使用时在指明其功能和所在位置Tool Bar各种按钮代表最常用的操作和功能能快速对选中的物体执行各种命令你可以在工具条中加入自己定义的按钮来代表常用的操作命令使用Option-UserButtons-Create 菜单项用Options-User Buttons-Edit 菜单项修改修改按钮工具条还显示当前模拟时间当处于交互式的模拟状态时会随模拟更新时间因为工具条按钮的操作为常用操作下面各功能详细介绍一下运行模拟按钮 设置模块按钮 对对象执行操作按钮 调用其它显示窗口按钮放用户自定义按钮 是否显示程序代码 图3SimControl窗口中的工具条a Run Simulation按钮运行模拟若无断点直至完成图标变为停止模拟图标若有断点则运行到断点对应信号再改变的位置b Single Step按钮再任何模块每按一下执行到下一个可执行行即使在子程序中也是单步运行c Step Over 按钮在当前的模块中执行到下一个可执行行在子程序中步单步执行而是一步执行完 子程序d Set Scope 按钮由当前的调试模块转到被选中的模块e Scope Up 按钮由当前模块转到它的上一级模块但若有对象被选中不执行f Show Execution 按钮模拟时更新当前模块显示正在模拟的模块在当前刚执行完的代码行左边有一个箭头g Set Breakpoint 按钮设置断点当模拟过程中被选信号变化时发生代码左边的行号为高亮的可设为断 点灰色则不可以h Set Force 按钮弹出一个窗口里面有当前选中信号的名字和数值用户可以强制信号为一个希望 值i Show Value 按钮n程序代码是否显示的切换按钮显示当前被选信号的数值以下j k l m调用其它调试窗口具体介绍放到后面j打开Navigator窗口k打开Watch Objects 窗口显示被选中的对象l打开Singal Flow Browser窗口把被选中的对象放到浏览器中m打开SimWave窗口显示被选中对象的模拟波形Source Browser显示被调试的程序代码每行左边有行号你可以在其间选择信号和模块这种选择会影响其它工具的操作对象反过来其他工具操作对象的选择也会作用于SourceBrowser信号和对象的选择可在其间设置断点如前所说的在行号为高亮的行可设为断点灰色则不可以可在Source Browser中点鼠标的右键选择菜单进行操作另一个对选择对象的操作是双击该对象如双击信号得到它的数值双击模块则调 到 该模块描述处如图3中的n字母代表的按钮Source Browser可被关掉不显示Scope Region包含scope field 和subscopes field从下拉按钮选择不同的项跳不同的模块对应的Source Browser显示该模块的代码I/O Region显示执行的命令和模拟输出的结果你也可以直接在此键入命令执行操作I/ORegion 也可以被关掉不显示当点击Message Region右边的三角按钮可切换显示与否Message Region显示模拟状态3Navigator 窗口按下图3中j字母所代表的按钮(2)SimControl 窗口Tools-Navigator菜单项(3图8中按下和图3中j字母所代表的按钮一样的按钮打开Navigator窗口此窗口用图形在Scope Tree 中采用树的形式显示设计中各模块的层次关系在Objects List中显出Scope Tree中被选模块的当前模拟数值和描述图4Navigator窗口Menu Bar提供各种命令和操作有下拉菜单(如下面的图5)和右键弹出菜单两种选中对象点击右键可选择对对象操作所需的命令如下面的图6图5 Navigator窗口的菜单图6Navigator中的PoP-Up菜单Tool Bara设置模块 b对选择对象操作 c调用其他显示窗口图7Navigator中的工具条a b c同SimControl窗口中的工具条对应按钮的功能一样都是对选择对象进行相应的操作只是对象可以在SimControl窗口选择也可以在Navigator窗口中 选择互相影响Hierarchy Path显示当前模块的直接路径其他路径不显示可选择其间的模块点击右键弹出菜单进行操作Scope Tree对被选中的模块用树的形式表示出来在图5中Options-Scope Tree…菜单项中有 关于对象显示的的性质有Filters Formatting Layout三栏各有一些选项供 选择影响当前Scope Tree显示的内容Objects List显示当前调试模块里的信号和当前数值在在图5中Options-Objects List…菜单 选项有Filters Formatting两栏会影响Objects List中的显示内容在Selcet 子菜单中的选项(如图5)能选取某一类别的信号如都是Wires型或是Registers 型4Singal Flow Browser窗口该窗口跟踪可疑信号的值进入有三个方法(1) 按下图3中j字母所代表的按钮(2)SimControl 窗口Tools- Singal Flow Browser菜单项 (3) 图7Navigato中 的工具条中字母c的第二个按钮打开窗口(4) Wactch Objects Window中按下图 3中j字母所代表的按钮的一样的按钮界面如下图(没选信号时)8Singal Flow Browser窗口界面Tool Bar Trace fieldMenu对对象的操作命令可查看信号或输入的细节显示信号的驱动可用四种进制显示信号的数值见下图后面会阐述菜单项的功能图8Singal Flow Browser窗口菜单Tool Bar 中的按钮和前面出现的相同的按钮的功能一样这里就不重复了Trace field显示图2 SimControl 窗口Source Browser或者图4Navigator窗口中Objects List所选的信号也可在Trace field输入信号名Driver Frame显示被选的信号和数值以及所有影响该信号的信号及它们的数值假设某个时候的Driver和Value 如下图图9Driver 信号举例如果在上图中选中Driver信号选图8中 View-Driver info…的菜单项将弹出 Driver Details窗口显示信号的详细信息如下图图10Driver 信号Driver Details窗口当选中图9中的Driver 信号选图8中Trace-show inputs菜单项或者双击信 号将得到影响Driver 信号的有关信号的信息如下图图11Driver 信号的inputs信息图再次双击Driver 信号会隐去这些信息5Watch Objects 窗口显示所选信号及其数值当模拟中断时更新数值进入有三个方法(1) 按下图3中k字母所代表的按钮(2)SimControl 窗口Tools- Watch Objects菜单项 (3) 图7Navigator中的工具条中字母c的第一个按钮打开窗口(4) Singal Flow Browser 窗口中按下和图3中k字母所代表的按钮的一样的按钮界面如下图(没选信号时)图12Watch Objects 窗口你可以在打开Watch Objects窗口前选择观察信号如在Source Browser 中点选择信号或在SimControl窗口中(图2)的Select菜单下的菜单项选择或在图4中Navigator窗口的Objects List中选择也可以在打开Watch Objects窗口后 再选择信号如前选择好信号然后点击图12中工具条上的加号图标把选好信号加到窗口中窗口的菜单如下图菜单项的含义都比较明了就不多说了提一下Options-Heighlight Activity项使最新变化的信号项用高亮条表示Options-ContinousUpdate 项使信号随时变化即使按图3中的a Run Simulation按钮也会显示最后的结果否则不显示最后结果图13Watch Objects 窗口的菜单SimWave 窗口显示选择信号的波形和数值图14SimWave 窗口界面四一个示例这里举一个实际工作中编的例子演示前面所讲的内容但不一定面面俱到程序的清单见附录(alu.v)在命令行中敲textedit alu.v↙ 用textedit 编好程序的文本在命令行中敲verilog –c alu.v↙ 编译通过程序.在命令行中敲verilog –s alu.v +gui&↙ 进入交互式图形界面SimControl窗口(见图2)在Scope中选择test.talu在SimControl 窗口中的选中Select-Ports项选择端口按下图3SimControl窗口中的工具条中的k键打开Watch Objects 窗口并如图13选中Options-Continuous ,Highlight Activity两项按下图3SimControl窗口中的工具条中的m键,打开 SimWave 窗口按下图3SimControl窗口中的工具条中的a键,图15Watch Objects 窗口图16SimWave 窗口波形附alu.v源程序module alu(sum,c_out,a,b,c_in,m);output [3:0]sum;output c_out;input [3:0]a,b;input c_in,m;wire c4,cn,cout1;wire [3:0]sum1,a2;assign a2[0]=(b[0]&~m)|(~b[0]&m);assign a2[1]=b[1];assign a2[2]=(b[2]&~m)|(((~b[2]&b[1])|(b[2]&~b[1]))&m);assign a2[3]=(b[3]&~m)|(~b[3]&~b[2]&~b[1]&m);assign {c4,sum1}=a+a2+c_in;assign cn=c4|(sum1[3]&sum1[2])|(sum1[3]&sum1[1]);assign {cout1,sum}=sum1+{1'b0,cn,cn,1'b0}+1'b0;assign c_out=cn;endmodulemodule test;reg [3:0]ta,tb;reg tc,tm;wire [3:0]tsum;wire tcout;alu talu(tsum,tcout,ta,tb,tc,tm);initial$monitor($time,"c_out=%d,sum %d=%d+%d+%d,m=%d",tcout,tsum,ta,tb,tc,tm); initialbeginta=4'b1001;tb=4'b1000;tc=1'b0;tm=1'b0;#10 ta=4'b1001;tb=4'b1001;tc=1'b1;#10 ta=4'b0111;tb=4'b0010;tc=1'b0;#10 tm=1'b1;ta=4'b0111;tb=4'b0010;tc=1'b1;#10 ta=4'b0111;tb=4'b0100;tc=1'b1;#10 ta=4'b0101;tb=4'b0010;tc=1'b1;#10 $finish;endendmodule下图1718是程序对应的电路图图17 BCD码加法器图18 ALU原理图几个打开相关帮助的命令,在命令行中敲入openbook vlogtut&↙ (Verilog-XL Tutorial)openbook vlogref&↙ (Verilog-XL Reference)openbook vloguser&↙ (simwave user guide)openbook simwaveuser&↙ (open the Verilog-XL guide)校内网站ftp10.12.41.35有PC机版Verilog仿真工具如Modelshim,Active HDL4.2版Xilinx的FPGA等等还有Cadence 的一些资料如Verilog-XL Referenceuser_guide等等。

以DAC为例介绍SpectreVerilog数模混合电路仿真方法来源：EETOP BBS 作者：真我个性（eetop id名）1.先谈下cadence IUS 和cadence ic，nc-verilog，spectre的关系cadence ic用于模拟仿真的软件，cadence IUS用于数字仿真的软件。

如果只做模拟，那用ic就够了。

同理，如果只做数字，那用IUS 也就够了。

但如果做数模混合，既有数字又有模拟，那两个软件都需要安装。

cadence ic cadence IUS如同spectre是cadence ic的模拟仿真器，nc-verilog是IUS的数字仿真器。

因此，如同装上cadence ic就能用spectre一样，装上cadence IUS就能用nc-verilog。

2. 数模混合电路中数字和模拟的实现数模混合电路中的模拟部分包括运放，开关电容等，数字部分包括开关电容中的控制信号等。

本文模拟部分就是DAC，但是例程中的DAC并不是用实际的电路实现的，而是采用verilog A代码来描述其行为模型的。

代码如下：数字部分就是给DAC提供一些列的数字输入信号，采用的是数字语言verilog实现的，代码如下：所有代码，其中DAC8bit_spectreverilog.tar.gz是cadencelibrary，解压后可直接在cadence中仿真运行。

DAC8bit_spectreverilog.zip (24.61 KB) （本文最后的压缩包中也有该文件）数模混合电路仿真时数字电路采用nc-verilog仿真器，模拟电路用spectre仿真器，最后把结果合在一起。

具体的设置步骤参考下文：VerilogA_Creating & simulating an 8-bit D-A Converter (DAC)_spectreverilog.pdf (605.61 KB) （本文最后的压缩包中也有该文件）总电路仿真结果3. 参考资料“数模混合电路设计流程_中科大”：介绍很完整，很严谨。

数模混合仿真设计流程详解
数模很合仿真可以提高cadence仿真的速度，使用spectreverilog进行仿真。

首先需要安装IUS9.2数字电路的仿真器，verilogXL。

否则不会启动的！！！！！我一开始用的是ic514后来发现我没有安装IUS，同时虚拟机没有空间了，于是我就把IUS装到了ic615上，所以前面的界面是514后边会有615的界面，大同小异。

按照步骤来，我相信大家都会学会的。

1.建立一个设计库：
2.建立一个数字单元functional cell，输入verilog代码
输入代码完成后创建符号图
3.创建模拟电路
5.建立config文件
6.建立spectreverilog模板
进入mix模式，打开simu的config文件后再进入mix模式
ic6151
仿真器改成spectreVerilog
设置数字电路和模拟电路的仿真激励
编辑测试激励语句
设置仿真时长与步长
仿真结果如下
需要注意的是数字和模拟电路的接口电平设置，何为1何为0。

需要在下图所示中设置
输入输出都需要设置，高电平何为1低电平何为0。

一般情况下是默认值，如果默认值不太合适的话，会导致逻辑错误。

所以需要手工设置一下。

这个地方我还没有研究明白，应该会
选择 一下针对CELL或者lib或者pin。

cadence数模混合课程设计一、课程目标知识目标：1. 理解数模混合电路的基本概念，掌握Cadence软件中数模混合电路的设计流程；2. 掌握数模混合电路中模拟电路与数字电路的接口技术，了解其相互影响；3. 学会使用Cadence软件进行数模混合电路的仿真与优化。

技能目标：1. 能够运用Cadence软件设计简单的数模混合电路；2. 能够分析数模混合电路中可能出现的常见问题，并运用所学知识进行解决；3. 具备一定的电路调试与优化能力，提高实际工程应用中的问题解决能力。

情感态度价值观目标：1. 培养学生对数模混合电路设计的兴趣，激发其创新意识；2. 增强学生团队协作意识，培养良好的沟通与协作能力；3. 强化质量意识，使学生认识到严谨的工程态度在电路设计中的重要性。

课程性质：本课程为实践性较强的课程，结合理论知识与实际操作，注重培养学生的动手能力和实际问题解决能力。

学生特点：高年级学生，已具备一定的电子电路基础知识，具有较强的学习能力和自主性。

教学要求：结合学生特点，注重理论与实践相结合，强调实际操作，以项目为导向，提高学生的实际工程能力。

在教学过程中，关注学生的个体差异，针对性地进行指导，确保课程目标的实现。

通过课程学习，使学生能够独立完成数模混合电路的设计与优化，为后续相关课程和实际工作打下坚实基础。

二、教学内容1. 数模混合电路基本概念：包括模拟电路、数字电路特点，数模混合电路的定义及其在电子系统中的应用。

教材章节：第二章 数模混合电路基础2. Cadence软件操作：介绍Cadence软件的基本操作，原理图绘制，电路仿真等。

教材章节：第三章 Cadence软件操作3. 数模混合电路设计流程：讲解从电路设计、原理图绘制、仿真测试到PCB 设计的完整流程。

教材章节：第四章 数模混合电路设计流程4. 接口技术：分析模拟电路与数字电路之间的接口技术，包括信号转换、阻抗匹配等。

教材章节：第五章 接口技术5. 电路仿真与优化：介绍仿真方法，参数设置，优化策略等，提高电路性能。