数模混合电路的PCB设计

数模混合电路设计流程马昭鑫 2012/5/23本文主要面向模拟电路设计者，讲解了从行为级代码形式的数字电路到数模混合版图之间的流程，默认模拟版图和数字电路的行为级代码、testbench已经完成。

阅读者需确定自己会编写Verilog或Spice格式的网表，熟悉Linux的文件操作，了解Spectre、Virtuoso、Calibre、Modelsim、Design Compiler（dc）、Astro等EDA工具的使用方法。

由于本人才疏学浅，经验不足，难免会在文中出现一些错误，恳请高手给予指正。

数模混合电路的仿真方法一般的设计流程中数字电路和模拟电路是分开进行设计的，但有些时候希望能将数字电路和模拟电路放在一起仿真来验证设计，这就需要用到混合电路的仿真方法。

在Cadence 工具中有专门用作混合电路仿真的仿真器spectreVerilog，其实现方法是首先将模拟模块与数字模块区分开并设置接口电平，然后在ADE中设置数字电路的测试代码，调用不同的仿真器分别对数字模块和模拟模块进行仿真，最后将结果汇总显示或输出。

下面将以一个简单实例的形式讲解混合电路的仿真方法。

一、建立数字模块①在命令行中输入下面的命令设置NC-Verilog和Cadence并启动Cadence；setdt ldvsetdt icicfb&②建立Library的方法不再累述，创建Cell view时注意Tool选择Verilog-Editor，View Name 填写functional；③点击OK后会弹出有模块代码框架的vi窗口，将设计需要的代码输入或粘贴进去；④保存并关闭后如果没有错误会弹出创建Symbol View的询问对话框，确定后会进入Symbol编辑器，并自动生成了Symbol（注意在Cadence中总线用尖括号<>表示）；⑤保存并关闭Symbol编辑器。

至此已经完成了数字模块的创建。

二、建立模拟模块模拟电路的创建方法无需赘述，这里搭建了一个输出频率为10MHz的环形振荡器。

高速数模混合电路信号完整性分析与PCB 设计作者：李莎来源：《电子技术与软件工程》2016年第12期随着科技持续发展，各种电子产品不断涌现，逐渐走上“高集成度、高可靠性”等道路。

在电路板发展中，高速数模混合电路成为新的发展趋势，被广泛应用到不同领域、行业中。

由于高速数模混合 PCB 不同于传统的PCB，需要灵活运用新的方法来合理设计 PCB，确保高速数模混合电路的稳定运行，其信号具有其完整性，更好地发挥自身的作用。

【关键词】PCB设计高速数模混合电路信号完整性分析在电子系统时钟频率逐渐提高的过程中，电路信号完整性问题不断显现，比如，出现错误的时序，传输线的反射不正确，严重影响电路系统的正常运行，而 PCB 上的各线路会更加紧凑，出现串扰噪声，信号传输效果较差。

对于高速数模混合电路来说，需要结合线路运行的实际情况，合理设计 PCB，解决电路信号的完整性问题，不断提高信号传输的质量，为不同行业、领域发展提供重要的信息资源，促进其发展。

1 高速数模混合电路信号完整性分析信号完整性就是在信号线上，信号的质量。

想要保证信号的完整性，必须满足一定的要求，要确保空间的完整性，能够满足电路相关的要求，比如，最大输入的低电平要求。

还要确保时间上的完整性，要能够有效维护电路的最小维持时间等。

1.1 影响电路信号完整性的因素分析就信号完整性而言，受到多种因素的影响。

一是：延迟。

就信号而言，其传输要借助PCB 板的导线，在传输过程中，会出现传输延迟现象。

一旦传输的信号延迟，电路系统时序将会受到影响，进而影响信号的完整性。

就传输延迟来说，会受制于导线的长度、周围介质的介质常数。

二是：反射、串扰噪声。

在电路系统运行中，如果信号线网出现过孔、弯曲等问题，将会产生反射噪声。

如果电路信号网、电源分布系统等之间出现电磁耦合，将会产生串扰噪声，都会干扰信号，影响信号的传输。

1.2 处理电路信号完整性问题的关键1.2.1 电源分布在设计高速数模混合电路板过程中，要全方位分析电源分布网络。

在PCB上怎样设计“数字地和模拟地”？来源于：/thread-294768-1-1.html方法一：按电路功能分割接地面分割是指利用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线的耦合。

按电路功能分割地线例如图所示，利用分割技术将4个不同类型电路的接地面分割开来，在接地面用非金属的沟来隔离四个接地面。

每个电路的电源输入都采用LC滤波器，以减少不同电路电源面间的耦合。

对于各电路的LC滤波器的L和C来说，为了给每个电路提供不同的滤波特性，最好采用不同数值。

高速数字电路由于其具有高的瞬时功率，高速数字电路放在电源入口处。

接口电路考虑静电释放（ESD）和暂态抑制的器件或电路等因素，位于电源的末端。

在一块印刷电路板上，按电路功能接地布局的设计例如图所示，当模拟的、数字的、有噪声的电路等不同类型的电路在同一块印刷电路板上时，每一个电路都必须以最适合该电路类型的方式接地。

然后再将不同的地电路连接在一起。

二．采用局部接地面振荡器电路、时钟电路、数字电路、模拟电路等可以被安装在一个单独的局部接地面上。

这个局部接地面设置在PCB的顶层，它通过多个通孔与PCB的内部接地层（0V参考面）直接连接，一个设计例如图5.7.20所示。

将振荡器和时钟电路安装在一个局部接地面上，可以提供一个镜像层，捕获振荡器内部和相关电路产生的共模RF电流，这样就可以减少RF辐射。

当使用局部接地面时，注意不要穿过这个层来布线，否则会破坏镜像层的功能。

如果一条走线穿过局部化接地层，就会存在小的接地环路或不连续性电位。

这些小的接地环路在射频时会引起一些问题。

如果某器件应用不同的数字接地或不同的模拟接地，该器件可以布置在不同的局部接地面，通过绝缘的槽实现器件分区。

进入各部件的电源电压使用铁氧体、磁珠和电容器进行滤波。

一个设计例如图5.7.21和图5.7.22所示。

三：PCB采用“无噪声”的I/O地与“有噪声”的数字地分割设计为了使用电缆去耦或屏蔽技术来抑制共模噪声，在PCB设计时，需要考虑为电缆的去耦（将电流分流到地）和屏蔽提供没有受到数字逻辑电路噪声污染的“无噪声”或者“干净”的地。

数模混合课程设计1电路原理图与电路PCB 图绘制要求1．电路原理图绘制要求：利用Protel99se 绘制本课件所提供的模拟电路和数字电路的原理图，按照我们所提供的元器件确定元件封装，进行ERC 检查无误后生成网络表2．PCB 绘图要求：（1）采用单面板制图，板框尺寸为长15cm 、宽10cm 。

模拟电路除变压器、整流桥和滤波电容外，其余均和数字电路画在一张PCB 图上，注意模拟地和数字地要分开，应留出稳压电路的输入接口。

（2）焊盘之间只允许走一根铜膜线。

（3）信号线、电源线及地线的最小铜膜线宽度为40mil 。

（4）要求所有元件焊盘孔直径为20mil ，外直径80mil 。

（5）安全间距设置为20mil 。

（6）采用人工布局的方式对元件进行布局，采用自动布线和手动布线相结合的方式布线。

2电路原理图模拟电路——可调稳压电源电路可调稳压电源电路原理图元件表....补充：画原理图时J1、JP1、R1、C1、Ｃ2均在Miscellaneous Devices.lib 中查找，而U1、W1则在Simulation Symbols.lib中查找。

画PCB时JP1的封装TS100V2X2在2.54mm Connectors.lib中,其余均在pcbfootprints.lib中。

注意库里的LM317和电位器RPOT的元件引脚和实际元件引脚不一致，应先将元件库里LM317和电位器RPOT元件的引脚进行修改。

数字电路——计数器电路时钟秒计数电路原理图元件表补充：画原理图时S1、H1、R2、R3、R4、R5、R6、C3、C4均在Miscellaneous Devices.lib 中查找；而U2则在TIMER.lib中查找,X1、X2可在7segdisp.lib中查找，并修改引脚与参考图一致；U3在NSC CMOS Logic Databook1988(commercial).lib中查找，U4、U5需自建元件库画元件。

P CB布局的好与否，直接影响产品质量和稳定性，今天就给大家分享几种混合PCB布局的技巧。

一元器件放置在元器件放置的时候要遵循原理图的信号路径，还需要为走线提供空间。

除此之外，要遵循以下放置规则：•电源部分应紧凑地放置在一起，并适当的去耦实现电源完整性•去耦电容应尽可能靠近各个器件放置•连接器应放置在板的边缘•遵循高频组件的原理图流程•大型存储设备和处理器（例如时钟发生器和控制器）应放置在电路板的中心二模拟和数字模块分离为了最大限度地减少模拟和数字信号的公共返回路径，要将模拟和数字模块分开，防止模拟信号与数字信号混合。

模拟和数字电路分离上图显示了模拟和数字电路分离的一个示例。

在划分模拟部分和数字部分时，应牢记以下几点：•建议在模拟平面安装精密的模拟元件，例如放大器和基准电压源。

另一侧/数字平面必须用于噪声数字组件，例如逻辑控制和定时块。

•系统中的模数转换器(ADC) 或数模转换器(DAC) 是混合信号且具有低数字电流，其处理方式与模拟组件在模拟系统中的处理方式类似。

•对于具有大量高电流ADC 和DAC 的设计，建议将模拟电源和数字电源分开。

换句话说，DVDD应该连接到数字部分，而AVCC必须连接到模拟部分。

•微处理器和微控制器产生的空间和热量可能很大。

为了改善散热，这些组件必须放置在电路板的中心，并且必须靠近它们要连接的电路块。

三跟踪路由将所有组件正确放置在最佳位置并建立适当的接地平面后，大多数路线自然会遵循正确的路径。

但是，在跟踪路由时应牢记以下准则：•信号路径应尽可能直接且短•具有高速信号路径的层应有一个与其相邻的接地层，以确保正确的返回信号•高速电路特别敏感，需要遵循原理图中布置的信号路径•通过使用短、直接和宽的走线来减少电源布线中的电感•在布线走线和过孔时不要创建天线•电源布线应该短、紧凑并且应该有宽走线•布线需要保持数字和模拟电路元件之间的隔离•接地很重要，特别是对于连接数字和模拟分区区域的走线四电源模块电源是电路的重要组成部分，需要小心处理。

目录：前言一、数模混合设计的难点二、提高数模混合电路性能的关键三、仿真工具在数模混合设计中的应用四、小结五、混合信号PCB设计基础问答前言：数模混合电路的设计，一直是困扰硬件电路设计师提高性能的瓶颈。

众所周知，现实的世界都是模拟的，只有将模拟的信号转变成数字信号，才方便做进一步的处理。

模拟信号和数字信号的转变是否实时、精确，是电路设计的重要指标。

除了器件工艺，算法的进步会影响系统数模变换的精度外，现实世界中众多干扰，噪声也是困扰数模电路性能的主要因素。

本文通过Ansoft公司的“AD-Mix Si gnal Noise Design Suites” 数模混合噪声仿真设计软件的对数模混合设计PC B的仿真，探索分析数模混合电路的噪声干扰和优化设计的途径，以达到改善系统性能目的。

一、数模混合设计的难点数模混合电路设计当中，干扰源、干扰对象和干扰途径的辨别是分析数模混合设计干扰的基础。

通常的电路中，模拟信号上由于存在随时间变化的连续变化的电压和电流有效成分，在设计和调试过程中，需要同时控制这两个变量，而且他们对于外部的干扰更敏感，因而通常作为被干扰对象做分析；数字信号上只有随时间变化的门限量化后的电压成分，相比模拟信号对干扰有较高的承受能力，但是这类信号变化快，特别是变化沿速度快，还有较高的高频谐波成分，对外释放能量，通常作为干扰源。

作为干扰源的数字电路部分多采用CMOS工艺，从而导致数字信号输入端极高的输入电阻，通常在几十k欧到上兆欧姆。

这样高的内阻导致数字信号上的电流非常微弱，因而只有电压有效信号在起作用，在数模混合干扰分析中，这类信号可以作为电压型干扰源，如CLK信号，Reset等信号。

除了快速交变的数字信号，数字信号的电源管脚上，由于引脚电感和互感引起的同步开关噪声（SSN），也是数模混合电路中存在的重要一类电压型干扰源。

此外，电路中还存在一些电流信号，特别是直流电源到器件负载之间的电源信号上有较大的电流，根据右手螺旋定理，电流信号周围会感应出磁场，进而引起变化的电场，在分析时，直流电源作为电流型干扰源。