数模混合电路设计1
- 格式:pdf
- 大小:2.26 MB
- 文档页数:37
数模混合仿真设计流程详解1.确定仿真对象与目标:首先确定要仿真的对象是什么,比如电路、通信系统等。
然后确定仿真的目标,比如系统的性能评估、故障模拟等。
2.收集仿真所需的数据:根据仿真对象和目标,收集所需的数据,包括电路元件的参数、信号源的特性等。
3.建立数字模型:根据收集到的数据,建立数字系统的数学模型。
这个模型可以是差分方程、状态空间方程等形式。
还可以使用一些仿真软件来建立模型,比如MATLAB、SPICE等。
4.建立模拟模型:根据仿真对象和目标,建立模拟系统的模型。
这个模型可以是电路图、信号流图等形式。
5. 进行系统级仿真:将数字模型和模拟模型结合起来,进行系统级的仿真。
可以使用专门的混合仿真软件,比如Multisim、PSPICE等。
6.分析仿真结果:对仿真结果进行分析,比如观察系统的响应、性能指标等。
根据分析结果,对系统进行优化或改进。
7.优化系统设计:根据仿真结果,对系统进行优化设计。
可以进行参数调整、电路结构改进等操作。
8.重新进行仿真:在优化设计之后,重新进行仿真,以验证优化效果。
9.验证仿真结果:将仿真结果与实际系统进行验证,比较其一致性。
如果两者一致,则说明仿真模型是可靠的。
10.提出改进方案:如果仿真结果与实际系统存在差异,根据差异提出改进方案,并重新进行仿真与验证。
11.输出仿真报告:根据仿真结果,编写仿真报告,包括仿真目标、仿真方法、仿真结果、分析与改进等内容。
总结起来,数模混合仿真设计流程包括确定仿真对象与目标、收集仿真所需数据、建立数字模型与模拟模型、进行系统级仿真、分析仿真结果、优化系统设计、重新进行仿真、验证仿真结果、提出改进方案和输出仿真报告。
这个流程是一个迭代的过程,需要根据实际情况进行调整和修改。
芯片设计中数模混合集成电路设计流程芯片设计包含很多流程,每个流程的顺利实现才能保证芯片设计的正确性。
因此,对芯片设计流程应当具备一定了解。
本文将讲解芯片设计流程中的数字集成电路设计、模拟集成电路设计和数模混合集成电路设计三种设计流程。
数字集成电路设计多采用自顶向下设计方式,首先是系统的行为级设计,确定芯片的功能、性能,允许的芯片面积和成本等。
然后是进行结构设计,根据芯片的特点,将其划分成接口清晰、相互关系明确的、功能相对独立的子模块。
接着进行逻辑设计,这一步尽量采用规则结构来实现,或者利用已经验证过的逻辑单元。
接下来是电路级设计,得到可靠的电路图。
最后就是将电路图转换成版图。
系统功能描述主要确定集成电路规格并做好总体设计方案。
其中,系统规范主要是针对整个电子系统性能的描述,是系统最高层次的抽象描述,包括系统功能、性能、物理尺寸、设计模式、制造工艺等。
功能设计主要确定系统功能的实现方案,通常是给出系统的时序图及各子模块之间的数据流图,附上简单的文字,这样能更清晰的描述设计功能和内部结构。
为了使整个设计更易理解,一般在描述设计可见功能之后,对系统内部各个模块及其相互连接关系也进行描述。
描述从系统应用角度看,需要说明该设计适用场合、功能特性、在输入和输出之间的数据变换。
逻辑设计是将系统功能结构化。
通常以文本、原理图、逻辑图表示设计结果,有时也采用布尔表达式来表示设计结果。
依据设计规范完成模块寄存器传输级代码编写,并保证代码的可综合、清晰简洁、可读性,有时还要考虑模块的复用性。
随后进行功能仿真和FPGA 验证,反复调试得到可靠的源代码。
其中,还要对逻辑设计的RTL 级电路设计进行性能及功能分析,主要包括代码风格、代码覆盖率、性能、可测性和功耗评估等。
电路设计大体分为逻辑实现、版图前验证和版图前数据交付三个阶段。
逻辑实现将逻辑设计表达式转换成电路实现,即用芯片制造商提供的标准电路单元加上时间约束等条件,使用尽可能少的元件和连线完成从RTL描述到综合库单元之间的映射,得到一个在面积和时序上满足需求的门级网表。
江苏经贸职业技术学院毕业设计(论文)题目:数字和模拟混合系统的设计201 5 年05 月10 日数字和模拟混合系统的设计摘要本文通过讨论数模混合电路系统的设计。
了解数模混合系统电路的现状,了解数模混合电路在实际应用中有哪些难点,知道模混合系统电路的缺陷,通过成功案例的分析,找到解决模混合系统电路的缺陷,使数模混合电路更加完善。
文章首先了解数模混合电路系统设计的特点,通过软件的分析,对数模混合电路的发展状况进行了解,对数模混合电路的干扰进行分析,如何解决这些问题进行探讨,以及遗留的问题进行分析,对数模混合电路的一些关键问题进行阐述。
以及数模混合电路的集成电路进行的数字、模拟模块的划分。
以便了解更多的关于数模混合电路的知识。
关键词现状难点缺陷解决方法The desig n of digital and an alog mixed systemAbstract This paper discusses the design of mixed circuit system. The status quo of mixed circuit knowledge, understand the mixed circuit and what are the difficulties in the practical applicati on, know the defect mode of hybrid system circuit, through the an alysis of successful cases, find a solution to the defect mode mixing circuit, the mixed circuit more perfect.Firstly, understand the characteristics of digital analog hybrid circuit design system, through the software analysis, to understand the development of mixed circuit, analyze the interferenee in mixed sig nal circuits, discusses how to solve these problems, and the rema ining problems are analyzed, some key problems of mixed circuit were described. Division and analog IC circuit, the digital simulation module. In order to understand more about the mixed circuit knowledge.Keywords Prese nt situatio nThe difficultyDefectSolutio n引言 (5)第一章数模混合电路的现状分析 (6)1.1 数模混合电路的现状 (6)1.2 数模混合电路问题的产生 (6)1.3 数模混合电路的现有解决方案 (6)第二章数模混合电路案例 (7)2.1 模拟电路部分. (7)2.2 数字电路部分. (7)2.3 数模混合时钟电路 (7)2.3.1 模拟电路原理图 (8)2.3.2 模拟电路仿真图 (8)2.3.3 数模混合时钟电路显示仿真图 (9)第三章数模混合电路的问题与分析 (10)3.1 数模混合电路的解决分割问题方案 (10)3.1.1 按电路功能分割接地面 (10)3.1.2 采用局部接地 (11)3.1.3 采用“统一地平面” (12)3.1.4 数字和模拟电源做为电源面分割 (13)3.2 数模混合电路缺陷解决方案不足 (13)3.3 解决方案实施重点 (13)3.4 数模混合电路未来的发展 (13)第四章数模混合电路噪音解决方案的的总结 (14)参考文献 (15)由于数字技术的飞速发展,数模混合系统在社会中得到广泛运用,特别在计算机技术等电子产品中的高速发展中普及,在现在通信、控制及检测领域中,信号的处理都是运用了模数混合技术。
数模混合信号电路设计技术分享混合信号电路设计既包括模拟电路设计,也包括数字电路设计,是一门综合性强的技术,常在通信、医疗和工业控制等领域得到广泛应用。
数模混合信号电路设计技术是一项重要且复杂的工作,需要设计师具备一定的数学、物理、电子学和计算机等知识,下面我将分享一些关于数模混合信号电路设计技术的内容。
首先,数模混合信号电路设计需要设计师对模拟电路和数字电路均有较深的理解。
模拟电路主要处理模拟信号,它以连续的方式表示信号,而数字电路则主要处理数字信号,以离散的方式表示信号。
在混合信号电路设计中,需要设计师根据具体的需求有效地整合模拟和数字电路,以实现所需的功能和性能。
因此,设计师需要了解模拟信号处理和数字信号处理的原理,掌握模拟电路和数字电路的设计方法。
其次,数模混合信号电路设计技术中,模拟信号和数字信号之间的转换是关键的一步。
在实际的电子系统中,模拟信号和数字信号需要相互转换,这就需要设计师使用数模转换器,即ADC(模数转换器)和DAC(数模转换器)。
ADC负责将模拟信号转换为数字信号,而DAC则负责将数字信号转换为模拟信号。
设计师需要根据具体的应用需求选择合适的ADC和DAC,并合理布局在电路中,以确保转换的准确性和稳定性。
此外,数模混合信号电路设计还要考虑功耗、速度和精度等方面的问题。
随着科技的不断发展,电子设备对功耗、速度和精度等性能指标的要求越来越高。
设计师在进行数模混合信号电路设计时,需要在功耗、速度和精度之间找到平衡点,满足产品的性能需求和成本控制。
因此,设计师需要选取合适的元件、进行仿真和优化设计,以提高电路的性能和稳定性。
最后,数模混合信号电路设计是一个复杂而有挑战性的工作,需要设计师具备较强的动手能力和创新意识。
在实际的设计过程中,设计师可能会面临各种问题和挑战,需要灵活应对,通过分析、设计和验证等步骤来解决问题。
设计师还需要不断学习和提升自己的技术水平,掌握最新的数模混合信号电路设计技术,以适应不断变化的市场需求。
数模混合电路的PCB设计
高速PCB 设计中,数模混合电路的PCB 设计中的干扰问题一直是一个难题。
尤其模拟电路一般是信号的源头,能否正确接收和转换信号是PCB 设计要考虑的重要因素。
文章通过分析混合电路干扰产生的机理,结合设计实践,探讨了混合电路一般处理方法,并通过设计实例得到验证。
0 前言
印制电路板(PCB)是电子产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接。
现在有许多PCB 不再是单一功能电路,而是由数字电路和模拟电路混合构成的。
数据一般在模拟电路中采集和接收,而带宽、增益用软件实现控制则必须数字化,所以在一块板上经常同时存在数字电路和模拟电路,甚至共享相同的元件。
考虑到它们之间的相互干扰问题以及对电路性能的影响,电路的布局和布线必须要有一定的原则。
混合信号PCB 设计中对电源传输线的特殊要求以及隔离模拟和数字电路之间噪声耦合的要求,增加了设计时布局和布线的复杂度。
在此,通过分析高密度混合信号PCB 的布局和布线设计,来达到要求的PCB 设计目标。
1 数模混合电路干扰的产生机理
模拟信号与数字信号相比,对噪声的敏感程度要大得多,因为模拟电路的工作依赖连续变化的电流和电压,任何微小的干扰都能影响它的正常工作,而数字电路的工作依赖在接收端根据预先定义的电压电平或门限对高电平或低电平的检测,具有一定的抗干扰能力。
但在混合信号环境中,数字信号相对模拟信号而言是一种噪声源。
数字电路工作时,稳定的有效电压只有高低电平两种电压。
当数字逻辑输出由高电压变为低电压,该器件的接地管脚就会放电,产生开关电流,这就是电路的开关动作。
数字电路的速度越快,其开关时间一般也。
数模混合IC设计流程1.数模混合IC设计近十年来,随着深亚微米及纳米技术的发展,促使芯片设计与制造由分离IC、ASIC 向SoC转变,现在SoC芯片也由数字SoC全面转向混合SoC,成为真正意义上的系统级芯片。
如今人们可以在一块芯片上集成数亿只晶体管和多种类型的电路结构。
此时芯片的制造工艺已经超越了传统制造理论的界限,对电路的物理实现具有不可忽略的影响。
因此,片上系统所依赖的半导体物理实现方式,面临着多样化和复杂化的趋势,设计周期也越来越长。
目前越来越多的设计正向混合信号发展。
最近,IBS Corp做过的一个研究预测,到2006年,所有的集成电路设计中,有73%将为混合信号设计。
目前混合信号技术正是EDA业内最为热门的话题。
设计师在最近才开始注意到混合信号设计并严肃对待,在他们意识到这一领域成为热点之前,EDA公司已经先行多年。
EDA业内领头的三大供应商Mentor Graphics、Synopsys和Cadence在几年前即开始合并或研发模拟和混合信号工具和技术。
其中Mentor Graphics是第一个意识到这一点,并投入力量发展混合信号技术的EDA供应商。
我们先分析数模混合IC设计的流程,简单概括如图:首先要对整个IC芯片进行理论上的设计。
对于模拟部分,可以直接在原理图的输入工具中进行线路设计;而对于数字部分,主要通过各种硬件描述语言来进行设计,比如通用的VHDL及Verilog,数字部分的设计也可以直接输入到原理图工具中。
当完成原理图的设计时,必须对设计及时的进行验证。
如果原理设计没有问题,就说明设计是可行的,但这还停留在理论的阶段,接下来必须将它转换为实际的产品。
这时需要用版图工具将电路设计实现出来,对于模拟电路部分,可以使用定制版图工具;对于数字电路部分,也可以采用P&R(自动布局布线)工具实现。
在完成整个电路各个模块的版图后,再将它们拼装成最终的版图。
这时的版图并不能最终代表前面所验证过的设计,必须对它进行验证。
TR R TC ∂∂≡1依赖于迁移率、阈值电压、栅氧化层电容,因而精度差依赖于源漏电压,因而有较强的非线性特征用于非关键路径或具有自动调整的电路(负反馈环)方块数的计算方法()1−⎥⎦⎤⎢⎣⎡−−≈DS th GS ox ds V V V L W C r μ0.560.514+0.56*4+0.5*2=17.24高频时应当考虑趋肤效应孤立导体低频高频导体地低频高频趋肤深度:电流密度降低到表面电流密度的1/e 时的厚度1/f δπμρ=dc lR wtρ=2()hf lR w t ρδ=+22ac dchfR R Rκ=+ 1.44κ≈任何两个连线层都可以用作平板电容,层间绝缘介质较厚,0.5~1.0微米, 5e -5 pF/um 2有的工艺有专门的电容工序(绝缘介质薄)底层极板与别的连线层、特别是衬底间的寄生电容通常不可忽略,约占10-30%用于非关键路径或具有自动调整的电路(负反馈环)d衬底WL)22()2)(2(dWLL W d L d W dC ++≈++≈εε电容三明治结构同层导体nF j j V C C )/1(0φ−≈n =1/3,缓变结n =1/2,突变结φφTC V n TC n TC F Si ⎥⎦⎤⎢⎣⎡−−−≈/11)1(TC ~200ppm/°C 较大的反偏电压TC ~100ppm/°C 零电压偏置1-5fF/um 2含寄生电阻确保Vgs>>阈电压,保证工作在强反型,否则损耗大电容值很小,而且非线性严重R dsR ds /2R ds /24R ds特别注意: 极性Vin VoutVAGCcntlCgate drain sourceN+N+pWell考虑沟道中电荷层的厚度(capMod=3),相当于对栅氧化层电容串联了一个电容.,ox cen ox effox cenC C C C C =+SicenDCC X ε=积累/耗尽工作区0.25161exp [cm]3210gs bs fb sub DCdebye cde ox V V V N X L a T −⎡⎤−−⎛⎞=⎢⎥⎜⎟×⎝⎠⎢⎥⎣⎦反型工作区()10.7,7421.9101 [cm]2gst eff th fb B DCoxVV v X T −−⎡⎤⎛⎞+−−Φ⎢⎥⎜⎟=×+⎢⎥⎜⎟⎝⎠⎢⎥⎣⎦简单情形(地/ 单一导体)TWH⎥⎥⎦⎤⎢⎢⎣⎡⎥⎥⎦⎤⎢⎢⎣⎡⎟⎠⎞⎜⎝⎛+⎟⎠⎞⎜⎝⎛++==5.025.006.177.0H T H W H W C εN.P. van der Meijs and J.T. Fokkema ,“VLSI circuit reconstruction frommask topology ”, Integration, Vol.2, no.2,1984:85-119E. Barke , “Line -to -Ground Capacitor Calculation for VLSI:A Comparison,”IEEE Trans, Vol.CAD -7, no.2, Feb, 1988:295-298.三明治情形TWH 1H 2nn n xx x x f /121212)(⎟⎟⎠⎞⎜⎜⎝⎛+=+加权平均N.P. van der Meijs and J.T. Fokkema取n =4,得:⎪⎭⎪⎬⎫⎥⎥⎦⎤⎢⎢⎣⎡⎟⎟⎠⎞⎜⎜⎝⎛++⎟⎟⎠⎞⎜⎜⎝⎛++⎩⎨⎧+⎟⎟⎠⎞⎜⎜⎝⎛+==25.022225.025.021*********.077.011H H TH H W H H W C ε同层多导体情形TWH 1S34.1222.0222.007.083.003.08.215.12−⎟⎠⎞⎜⎝⎛⎥⎥⎦⎤⎢⎢⎣⎡⎟⎠⎞⎜⎝⎛−+=⎥⎥⎦⎤⎢⎢⎣⎡⎟⎠⎞⎜⎝⎛+=+=H S H T H T H W C H T H W C C C C mutualSingle mutual Single total εε平面螺旋电感2r2720104rnrn L Square −×≈≈πμSquareOctagon Square Circle L L L L 91.04/==π其它形状:同直径的面积之比的平方根3/163/10102.1⎥⎦⎤⎢⎣⎡×≈⎟⎟⎠⎞⎜⎜⎝⎛≈−PL PL n μ匝数的计算方法P 是每米的匝数空心平面螺旋电感2rar an L re HollowSqua 14225.37220−≈μ其中,a 是中位圈的半径精度在5%左右,Q 值更高a平面螺旋电感的特点面积大串连电阻有损耗与衬底间的电容也有损耗10nH 左右Q 值低,5~10, 通常<5C1R1C1R1C ox 2C ox 2衬底C pL R s)1(/δσδt S e w lR −−≈l 是电感线圈的总长度w ,t 分别是导线的宽度和厚度σ为导线的电导率,δ称为趋肤深度2σμδw =ox ox P t nw C /2ε=oxs ox ox t wl C /ε=)/(21sub wlG R =2/1sub wlC C =ox t 电感两端所在连线层间的氧化层厚度oxs t 电感主线圈与衬底间的氧化层厚度单位面积的电导、电容,由衬底材料及其与电感主线圈层的距离决定sub sub C G ,空心电感,优化n在电感下交替放置n阱和衬底,使感生电流深入到衬底的底部采用多晶硅或金属掩蔽层,减小衬底噪声到电感底耦合效应,减小损耗;但电容会增加,降低自激频率综合使用上述策略,可将Q提高约50%dChoong-Mo Nam Young-Se Kwon,High-performance planar inductor on thick oxidized porous silicon(OPS) substrate, Microwave and Guided Wave Letters, IEEE [see also IEEE Microwave and Wireless Components Letters], August, 1997, pp.236-238246810121416182022High-Q InductorsQ -f a c t o rFrequency (GHz)d =200μm100μm 20μm 10μm5μm 1μm Decreasing d(d : remaining Si)Courtesy :黄茹, 2007gatedrainsourceN +N +p -substratebulk长沟道线性区饱和区()⎥⎦⎤⎢⎣⎡−−=22DS DS th GS ox n DSV V V V L WC I μ()212DSn ox GS th W I C V V Lμ=−thGS DS V V V −<()DSox n th GS ox n m I L W C V V LWC g μμ2=−=MOSFETgatedrainsourcebulk长沟道动态元件p -subN +N +jDBC ov C CBC GCC ovC jSBC j oxD ox oxov Wx C WL t C 7.0=≈ε)2(D ox GC L L W C C −≈)2(D d Si CB L L W x C −≈εFS subSid qN x φφε−≈2j x 源漏极结深sub N 衬底杂质浓度F φ衬底的表面势和费米势,S φ管脚电容截止区线性区饱和区gs C gd C gb C dbC sb C ov C ov C CBGC CB GC C C C C +jSB C jDBC ov GC C C +2/ovGC C C +2/00jSB CB C C +2/jSB CB C C +32jDBCB C C +2/jDBC ovGC C C +32ov CBSIM3V3.3中的V th()()011,2,133,01101011exp 2exp 2exp 2exp 2th th S ox S bs eff ox bs efflx oxox S b bs eff Seff eff VT w eff eff VT w effeff VT w bi S tw tw VT eff VT t V V K K V K V N T K K K V L W W D W L D W L D V l l D L D l =−Φ+Φ−−⎛⎞⎜⎟++−Φ++Φ⎜⎟′+⎝⎠′′⎡−−⎤⎛⎞⎛⎞−+−Φ⎜⎟⎜⎟⎢⎥⎝⎠⎝⎠⎣⎦−−⎛⎞−+⎜⎟⎝⎠()()10,00exp 2exp 2VT eff bi S t sub eff sub eff ta tab bs eff ds t t D L V l D L D L E E V V l l ⎡⎤⎛⎞−Φ⎜⎟⎢⎥⎝⎠⎣⎦⎡−−⎤⎛⎞⎛⎞−+−⎜⎟⎜⎟⎢⎥⎝⎠⎝⎠⎣⎦准静态模型的缺陷: 在接近fT 、且栅电压变化很快时,沟道电流的尖峰在实际中是不存在nqsMod=1, 直流/瞬态使用非准静态模型acnqsMod=1, 交流使用非准静态模型栅衬底源漏......(a) 用RC 传输线等效的沟道(b) 准静态模型等效电路栅源漏gsC gdC sR dR chR 栅源漏......(c) 用串联晶体管等效的电路(d) 非准静态模型等效电路栅源漏gsC gdC sR dR ch R Elmore R Elmore R单位电流增益频率栅极接理想电流源,漏极接交流地单位功率增益频率栅电阻的来源及计算方法Tωgdgs mT gd gs m in ds C C g C C g i i +=⇒+≈ωω )(maxωgdT gd gs gd m out C C C C g g ω=+≈)(gd g T gdg T g in outds in L C r C r r i g i P P ωωωω21 4 2/)2/(max 221221=⇒≈≈−T indsi i ω=单位电流增益频率假设gdgs C C >>2322)(3))(/(L V V WLC V V L W C C g th gs n oxth gs ox n gs m Ts −=−≈≈μμω跨导/沟道电流亚阈区工作gs thV V <)exp(gs ds V I ∝↑↓ds m m I g g / 双极型电路可翻版为MOS 电路DSDS GS DS m DS th GS ox DSI mkTqconst V V I g q kT V q mkT V V q kT m L WC I ==∂∂=⎥⎦⎤⎢⎣⎡⎟⎟⎠⎞⎜⎜⎝⎛−−⎟⎟⎠⎞⎜⎜⎝⎛−⎟⎟⎠⎞⎜⎜⎝⎛−=/exp 1/exp )1(2eff μdplox dplox oxSi ox dpl W t W t C C m /3111+≈+=+=εε其中,衬底效应因子杨华中、汪蕙、刘润生《模拟集成电路的自动综合方法》,北京:科学出版社,1999,pp.72Brokaw 能隙基准电压源()⎥⎥⎦⎤⎢⎢⎣⎡⎟⎟⎠⎞⎜⎜⎝⎛−−+=R TR R G out T T V n r T TV T V ln 1)(0启动电路1:mR2R1Vout Vcc/R1V I be Δ=使M1和M2工作在亚阈区启动电路1:m R2R1Vout Vcc M2M1启动电路1:mR2R1Vout VccQ2Q1P -衬底n -阱P+n+n+EBC速度饱和效应饱和电流跨导沟道调制效应、衬底电流、栅电流、背栅调制效应sat th gs satth gs sat th gs dsat LE V V LE V V LE V V V +−−=−⇒)()//()( satth gs E L V V >−~/)(()12()//()W dsat n ox gs th gs th sat LI C V V V V LE μ⎡⎤=−−⎣⎦satth gs sat th gs ox n dsat E L V V if E V V C W I >>−−=/)( ,)(21μsatox n gs ds m WE C V I g μ21=∂∂≡LL E C g sat n gsm T /1/43∝=≈μωgdgs C C >>设实际值低3-5倍,因为V gs 通常不能使载流子到达速度饱和小尺寸效应thV jx jL x max 2()()11j d Ath th j oxx x Q V L V L L x C ⎡⎤==∞++−⎢⎥⎢⎥⎣⎦max22ln Si A d BS A i N kT x V qN q n ε⎛⎞=−⎜⎟⎝⎠4lnAA A Si iN Q kTN n ε=−gatedrainsource bulkgdC gs C sbC dbC bsmb V g gsm V g1/f 噪声,在栅极回路产生的,等效噪声源应放在栅极回路沟道热噪声非饱和区饱和区诱生栅极噪声()()12221132411nD m i kTg fηηη−=−+−Δ2234nDm i kTg f=×Δ()DS GS th V V V η=−22210.124nGoxmi kT f Cg ω=×Δgs C nGi ()m gsg v ωdsR gsR nDi 1/f 噪声为主,频率低,不需要考虑Cgdgatedrainsource bulkgdC gs C sbC dbC bsmb V g gsm V g。