当前位置：文档之家 › 第四章 集成触发器习题

第四章 集成触发器习题

  • 格式：ppt
  • 大小：564.00 KB
  • 文档页数：30

下载文档原格式

  / 30

合集下载

第四章 触发器

第四章 触发器


CP Q
SD
Q
RD
RD S R
干扰信号
1S C1 1R S CP R
Q
跳变
4-2-3. 主从触发器
主从RS RS触发器 一 . 主从RS触发器 1．电路结构
由两级同步RS触发器串联 由两级同步RS触发器串联 RS 组成。 组成。 G1～G4组成从触发器， 组成从触发器，
Q' Q' & G6 1 G9 从 触 发 器 Q Q
G1 &
&
G2
G3 &
&
G4
CP'
组成主触发器。 G5～G8组成主触发器。
CP 与CP’互补，使两个触 互补， 互补
发器工作在两个不同的时 区内。 区内。
主 G5 & 触 发 器 G7 &
&
G8
R
CP
S
主从触发器的触发翻转分为两个节拍： 主从触发器的触发翻转分为两个节拍：
2．工作原理
01
从 触 发 器 Q Q0 1 G2
CP'
0 Q'
主 G5 & 触 1 发 器 G7 & &
1' Q 1
&
0
S
G9
功能表
R Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 × × 功能 保持 置0 0 0 0 0 0 1 0 1 1 1 0 0
G6 1
0
G8
置1
0
R CP
1
S
1
1 1 1 1
不定
CP
G7、 G3、 G7、G8 G3、G4 封 锁
《数字电子技术基础》第四章习题答案

《数字电子技术基础》第四章习题答案

第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。

CP=0时，不接收D 的数据；CP=1时，把数据锁存。

(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。

(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。

A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。

DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。

1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。

数电试题库(新)

数电试题库(新)

第一、二章数制转换及逻辑代数一、完成下列数制转换（11001）2=（）10；（32）10=（）2；（110101.01）2=（）10（132.6）10=（）8421BCD；二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。

1、Y=错误！未找到引用源。

+CD2、Y=错误！未找到引用源。

C3、Y=错误！未找到引用源。

D4、Y= A错误！未找到引用源。

B5、Y=A+错误！未找到引用源。

6、Y=ABC+错误！未找到引用源。

错误！未找到引用源。

三、用公式法化简为最简与或式:1、Y=错误！未找到引用源。

C+错误！未找到引用源。

A2、Y=错误！未找到引用源。

错误！未找到引用源。

C+错误！未找到引用源。

BC+A 错误！未找到引用源。

C+ABC3、Y=错误！未找到引用源。

(A+B)4、Y=A错误！未找到引用源。

(C+D)+D+错误！未找到引用源。

5、CBCBBABAY+++=四、证明利用公式法证明下列等式1、错误！未找到引用源。

错误！未找到引用源。

+错误！未找到引用源。

错误！未找到引用源。

+BC+错误！未找到引用源。

错误！未找到引用源。

错误！未找到引用源。

=错误！未找到引用源。

+ BC2、AB+BCD+错误！未找到引用源。

C+错误！未找到引用源。

C=AB+C3、A错误！未找到引用源。

+BD+CBE+错误！未找到引用源。

A错误！未找到引用源。

+D4、AB+错误！未找到引用源。

错误！未找到引用源。

+ A错误！未找到引用源。

+错误！未找到引用源。

B=错误！未找到引用源。

)5、AB(C+D)+D+错误！未找到引用源。

(A+B)(错误！未找到引用源。

+错误！未找到引用源。

)=A+B错误！未找到引用源。

+D五、用卡诺图化简函数为最简与-或表达式1、Y（A，B，C，D）=错误！未找到引用源。

B+错误！未找到引用源。

C+错误！未找到引用源。

错误！未找到引用源。

+AD2、Y（A，B，C，D）=错误！未找到引用源。

错误！未找到引用源。

计算机应用基础第四章习题及答案

计算机应用基础第四章习题及答案

第四章习题4．1 基本RS触发器的逻辑符号和输入波形如图4—1所示。

试画出Q，Q端的波形。

图4－14．2 由各种TTL逻辑门组成图4－2所示电路。

分析图中各电路是否具有触发器的功能。

图4－2（a）图4－2（b）图4－2（c）图4－2（d）4．3 同步RS触发器的逻辑符号和输入波形如图4—3所示。

设初始Q＝0。

画出Q，Q端的波形。

图4－34．4 主从RS触发器输入信号的波形如图4－4所示。

已知初始Q＝0，试画出Q端波形。

图4－44.5 主从JK触发器的输入波形如图4－5所示。

设初始Q＝0，画出Q端的波形。

图4－54.6 主从JK触发器的输入波形如图4－6所示。

试画出Q端的波形。

图4－64.7 主从JK触发器组成图4－7（a）所示电路。

已知电路的输入波形如图4－7（b）所示。

画出Q1～Q4端波形。

设初始Q＝0。

图4－7（a）图4－7（b）4.8 下降沿触发的边沿JK触发器的输入波形如图4－8所示。

试画出输出Q的波形。

图4－84.9 维持阻塞D 触发器的输入波形如图4－9所示。

试画出Q 端波形。

图4－94.10 维持阻塞D 触发器组成的电路如图4－10（a ）所示，输入波形如图4－10（b ）所示。

画出Q1、Q2的波形。

图4－10（a ）图4－10（b ）4.11 表题4－11所示为XY 触发器的功能表。

试写出XY 触发器的特征方程，并画出其状态转换图。

4.12 如图4－12所示为XY 触发器的状态转换图。

根据状态图写出它的特征方程，并画出其特性表。

图4－124.13 已知XY 触发器的特征方程n n n Q X Y Q X Y Q )()(1+++=+，试根据特征方程，画出其状态转换图和特性表。

XY=01XY=0XY=1XY=14．14 XY 触发器的功能表如表题4－14所示。

画出此触发器的状态转换图。

4.15 T 触发器组成图4－15所示电路。

分析电路功能，写出电路的状态方程，并画出状态转换图。

图4－154.16 RS 触发器组成题图4－16所示电路。

第4章 集触发器学习指导

第4章 集触发器学习指导

例4.10电路如图4.10所示， 的电路是哪一些电路。
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。

CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。

设触发器的初始状态为Q0=0，Q1=0。

D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。

CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。

（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。

图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。

CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。

Y图4-67．分析图4-7所示电路的逻辑功能。

（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。

CP图4-78．时序逻辑电路分析。

电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。

并说明电路的功能。

1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。

1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。

（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。

集成电子技术习题及解析-第二篇第4章

集成电子技术习题及解析-第二篇第4章

解： 这是将D功能触发器转换为JK功能触发器的一个功能转换电路，转换的的基本思路如图所示：
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
电子技术习题

电子技术习题

电子技术习题3. 负反馈尽管使放大器的增益下降，但能提高增益的稳固性，扩展通频带，减小非线性失真，改变放大器的输入、输出电阻。

7. 负反馈对输出电阻的影响取决于输出端的反馈类型，电压负反馈能够减小输出电阻，电流负反馈能够增大输出电阻。

9. 将输出信号的一部分或者全部通过某种电路引回到输入端的过程称之反馈。

11. 负反馈对输入电阻的影响取决于输入端的反馈类型，串联负反馈能够增大输入电阻，并联负反馈能够减小输入电阻。

18. 温度升高时，二极管的导通电压减小，反向饱与电流增大。

22. 理想集成运放的开环差模电压增益为∞，差模输入电阻为∞，输出电阻为0，共模抑制比为∞。

24. 某处于放大状态的三极管，测得三个电极的对地电位为U1=-9V，U2=-6V，U3=-6.2V，电极3为基极， 1 为集电极，2为发射极，为PNP 型管。

26. 硅三极管三个电极的电压如图所示，则此三极管工作于放大状态。

29. 关于放大电路，若无反馈网络，称之开环放大电路；若存在反馈网络，则称之闭环放大电路。

31. 射极输出器的要紧特点是：电压放大倍数接近于1但小于1（或者 1）、输入电阻很大、输出电阻很小。

32. 纯净的具有晶体结构的半导体称之本证半导体，使用一定的工艺掺杂后的半导体称之杂质半导体。

50. 当温度升高时，由于二极管内部少数载流子浓度增大，因而少子漂移而形成的反向电流减小，二极管反向伏安特性曲线下移。

51. 为提高放大电路的输入电阻，应引入交流串联负反馈，为提高放大电路的输出电阻，应引入交流电流负反馈。

52. 本征半导体掺入微量的五价元素，则形成N 型半导体，其多子为自由电子，少子为空穴。

53. 与未加反馈时相比，如反馈的结果使净输入信号变小，则为负反馈，如反馈的结果使净输入信号变大，则为正反馈。

55. 串联负反馈在信号源内阻小时反馈效果显著；并联负反馈在信号源内阻大时反馈效果显著。

62. 引入正反馈可提高电路的增益，引入负反馈可提高电路增益的稳固性。

数电考试内容

数电考试内容

数电考试内容第一章逻辑代数基础1、逻辑代数、数制及其转换、BCD码2、逻辑运算符号、逻辑函数的表示方法（真值表、卡诺图、逻辑图的概念）3、逻辑函数的化简：公式法，卡诺图法（重点）重点：逻辑代数的公式、定理、逻辑函数的的公式、图形化简法P20 例题1.12 P 27 例题1.18 1.19 P30 1.22 1.23 P33 1.27课后填空题选择题第二章门电路教学要求：掌握高、低电平与正、负逻辑的概念。

三态门、OC门、CMOS传输门的逻辑符号、逻辑功能。

熟悉各种门电路的特点使用方法。

重点：CMOS和TTL集成门电路，重点是外部特性，即逻辑功能和电气特性（噪声容限的求解）课后填空题和选择题第三章组合逻辑电路1、组合电路的特点，功能表示方法2、组合电路的基本分析方法和设计方法3、加法器和数值比较器4、编码器（74LS148）和译码器(74LS138) 实现组合逻辑函数例题3.135、数据选择器（74LS151\74LS3）例题3.14要求：掌握组合电路的特点、基本分析和设计方法，掌握加法器、比较器、编码器和译码器、数据选择器等常用组合电路的功能、应用及实现方法。

熟悉典型中规模集成组合逻辑器件的功能、应用及用中规模集成器件实现组合逻辑函数的方法。

了解组合电路中的竞争冒险。

重点：组合电路的分析和设计方法、常用中规模集成器件的功能和应用6、用中规模集成电路实现组合逻辑函数7、只读存储器（ROM）3.9 组合电路中的竞争冒险课后填空题、选择题和作业题第四章集成触发器1、基本SR触发器钟控SR触发器钟控D触发器2、主从触发器3、边沿触发器维持阻塞触发器JK触发器4、触发器的功能及转换5、时序逻辑电路的概述、分析和设计例题4.7 4.9例题4.126、寄存器（74LS194）计数器（74LS161）、序列信号发生器例题4.13 4.15课后填空题、选择题和作业题要求：熟悉RS，JK，D，T触发器的电路结构，工作原理，掌握RS，JK，D，T触发器的逻辑符号，逻辑功能表示方法，触发方式及触发器间的相互转换。

《集成触发器》练习题及答案

《集成触发器》练习题及答案

《集成触发器》练习题及答案[4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。

图P4.1[解]见图A4.1图A4.1[4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。

图P4.2[解]见图A4.2[4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。

图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+10 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[4.4] 图P4.4所示为一个防抖动输出的开关电路。

当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。

图P4.4[解] 见图A4.4图A4.4[4.5] 在图P4.5电路中，若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。

假定触发器的初始状态为Q =0。

图P4.5[解]见图A4.5图A4.5[4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP信号作用下Q和Q端的电压波形。

己知CP信号的宽度t w = 4 t Pd 。

t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。

图P4.6图A4.6[解]见图A4.6[4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。

设触发器的初始状态为Q=0。

图P4.7[解] 见图A4.7图A4.7R各输入端的电压波形如图P4.8所示，[4.8]若主从结构RS触发器的CP、S、R、D1S。

试画出Q、Q端对应的电压波形。

数字电路逻辑设计课后习题答案第四章

数字电路逻辑设计课后习题答案第四章


Q4
4-10
解：由右图写出各触发器的特征方程，有：
Q1
n +1
= [ D ] ⋅ CP ↑= ⎡ Q1n + Q 2n ⎤ ⋅ CP ↑＝⎡ Q1n Q 2n ⎤ ⋅ CP ↑ ⎣ ⎦ ⎣ ⎦
⎡ ⎤ Q 2 = [ D ] ⋅ CP ↓= ⎣ Q1n ⎦ ⋅ CP ↓
n +1
根据特征方程，可以画出在下列所示CP波形作用下 Q1和Q2的工作波形：
n +1
4-16（续） Q1 = ⎡ Q 2 ⎤ ⋅ A ↑ ⎢ ⎥ ⎣ ⎦
n +1 n
Q2
n +1
⎡Q n ⎤ ⋅ B ↑ = 1 ⎢ ⎥ ⎣ ⎦
Q1
Q2
4-17
解：由上图写出各触发器的特征方程，有：
⎧Qn+1 = ⎡JQn + KQn ⎤ ⋅ CP ↓⎫ 1⎥ ⎪ 1 ⎢ 1 ⎪ ⎣ ⎦ ⎪ ⎪ n n+1 ⎪ ⎪ ⎡(A⊕Qn )Qn + BQn ⎤ ⋅ CP ↓= ⎡ AQn + BQn ⎤ ⋅ CP ↓ ⎨J = A⊕Q ⎬ ⇒Q = ⎢ 1 1 1 1 1⎥ 1⎥ ⎢ 1 ⎣ ⎦ ⎣ ⎦ ⎪ ⎪ ⎪K = B ⎪ ⎪ ⎪ ⎩ ⎭
4-3 解： 边沿触发器在CP下跳时接收输入信号并可能 改变状态。 主从触发器CP下降沿从触发器接收主触发器 状态，并在CP＝0期间保持不变，而主触发 器被封锁，状态保持不变。
4-4
解： 由两个或非门组成的基本触发器可以看出： 当RD=SD=0时，触发器状态保持不变，即Qn+1=Qn； 当RD=0、SD=1时，Qn+1=1，Q n+1 = 0 ，触发器置1； 当RD=1、SD=0时，Qn+1=0，Q n+1 = 1 ，触发器置0； 当RD=SD=1时，Qn+1=Qn=0，若同时跳变为0，则出现状态不定的 情况。 将以上分析结果用表格的形式列出，得到该基本触发器的状态转 移真值表如下 RD 0 0 1 1 SD 0 1 0 1 Qn+1 Qn 1 0 不允许

数字电子技术课后习题答案


ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q

第四章 时序逻辑电路(2)

DIL Y1 Y4 Y6 Y1 Y4 Y6 A2 A1A0 A2 A1 A0 A2 A1 A0
而译码器地址输入A2A1A0分别对应Q1Q2Q3（注意，不能 看成A2A1A0对应Q3Q2Q1），所以：
DIL A2 A1 A0 A2 A1 A0 A2 A1 A0 Q1Q2Q3 Q1Q2 Q3 Q1Q2 Q3
两个控制信号S1、S0实现对数据保持、左移、右移、 置数等四种功能的选择；这一选择是通过S1、S0会同四个 与或非门构成四个4选1数据选择器来实现的。
DIR为右移串行输入端，DIL为左移串行输入端；
D0、D1、D2和D3是并行输入端。
Q0和Q3分别是左移和右移时的串行输出端。
Q0、Q1、Q2和Q3为并行输出端。
图4.47给出了74LS194A的逻辑符号和引脚排列。
根据上述功能分析，可以得到其功能如表4.16所示。
【例4.8】试用二片74LS194A扩展成8位双向移位寄存器。
解，将低位片的Q3连接到高位片的DIR，同时将高位片的 Q0连接到低位片的DIL如图4.48，即可将二片74LS194A扩 展成8位双向移位寄存器。
【例4.4】用74LS160组成48进制计数器。 解：因为N＝48，而74LS160为模10计数器，所以要 用两片74LS160构成此计数器。 先将两芯片采用同步级联方式连接成100进制计数器。
然后再借助74LS160异步清零功能，当计数值为48（十 进制）时，（此时计数器输出状态为0100 1000），即当高 位片（2）的Q2和低位片（1）的Q3同时为1，使两芯片异步 清零端有效，则计数器立即返回0000 0000状态。
（1）根据设计要求，设定逻辑状态，导出对应的原始状态 图或状态表。

第4章 触发器 习题全解(LJH)


1
2
3
4
5
1
2
345源自0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110
t
Q
Q1110 0111 0010 0110 0001 0110 1110 0011 0010 t 0000 0011 0000 0011 0110 0110 ’ 0011
0011 0100 0011 0001 0011 0110 0100 1000 0111
t 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111
0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110
0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001
0011 0100 0011 0001 0011 0110 0100 1000 0111 t 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111

第4章 触发器(总复习)

【总复习卷】第4章集成触发器触发器是数字电路中的一个基本逻辑单元，它与逻辑门电路一起组成各种各样的数字电路。

触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。

【知识结构图】【本章重点】1. 触发器的基本性质。

2. RS触发器、JK触发器、D型触发器的逻辑功能，各类触发器逻辑符号。

3. 集成触发器外特性及其应用。

【本章难点】1. 各类触发器逻辑功能分析。

2. 主从型触发器工作波形画法。

3. 集成触发器简单应用。

4. 触发器的空翻。

【本章考点】1. 各类触发器逻辑符号及相应逻辑功能。

2. 触发器的工作波形。

3. 集成触发器类型识别及简单应用。

4. 触发器的空翻。

综合训练（第4章）一、填空题1．触发器具有________种稳定状态。

在输入信号消失后，能保持输出状态不变，也就是说它具有________功能。

在适当触发信号作用下，从一个稳态变为另一个稳态,，因此触发器可作为_______进制信息存贮单元。

2. 边沿型触发器可以避免现象的产生。

3. 通常规定触发器______端的状态作为触发器的状态。

4. 触发器按照逻辑功能分为：、、、等。

5. 主从触发器在时钟高电平时主触发器接收信，而__ __触发器状态不变。

在时钟脉冲下降沿时__主__触发器被封锁而__ ___触发器打开接收触发器信号。

6. 与非门构成的基本RS触发器的约束条件是R+S不能为。

7. 基本触发器电路中,S D端、R D端可以根据需要预先将触发器或，而不受的同步控制。

8. 在时钟脉冲控制下，JK触发器J端和K端输入不同组合的信号时，能够具有、、、的功能。

二、判断题(对的打”√”,错的打”Х”)1. 触发器属于组合逻辑电路系列，即没有记忆功能。

( )2. 同步RS触发器连成计数电路时，会产生空翻现象。

( )3. 主从RS触发器会出现状态不定的现象。

( )4. 主从型触发器接成计数电路时，不会产生空翻现象。

( )5. 当JK触发器的，它就转化为T触发器。

数电试题库(新)

第一、二章数制转换及逻辑代数一、完成下列数制转换（11001）2=（）10；（6AB）16=（）10（46BE.A）16=（）2=（）10（32）10=（）2；（110101.01）2=（）10 （132.6）10=（）8421BCD；（32.6）10=（）余3码二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。

1、Y=+CD2、Y= C3、Y= D4、Y= A B5、Y=A+6、Y=ABC+三、用公式法化简为最简与或式:1、Y=C+ A2、Y=C+BC+A C+ABC3、Y=(A+B)4、Y=A(C+D)+D+5、C BY+++A=BBCAB四、证明利用公式法证明下列等式1、++BC+=+ BC2、AB+BCD+C+C=AB+C3、A+BD+CBE+A+D4、AB++ A+B=)5、AB(C+D)+D+(A+B)(+)=A+B+D五、用卡诺图化简函数为最简与-或表达式1、Y（A，B，C，D）=B+C++AD2、Y（A，B，C，D）=C+AD+（B+C）+A+3、Y（A，B，C，D）=4、Y（A，B，C，D）=5、Y（A，B，C，D）=+(5,6,7,13,14,15)6、Y（A，B，C，D）=+(6,14)7、Y（A，B，C，D）=+(3,4,13)8、∑∑，，，，，，，DAYBCm，d，(，2(511+=))30(131),964六、1、逻辑函数的表达方法有：逻辑函数表达式，逻辑图，_____，_____。

2、数字电路可进行_____运算，_____运算，还能用于_____。

3、若用二进制代码对48个字符进行编码，则至少需要位二进制数。

4、要用n位二进制数为N个对象编码，必须满足。

5、逻辑函数进行异或运算时，若“1”的个数为偶数个，“0”的个数为任意个，则运算结果必为。

七、选择题1. 在N进制中，字符N的取值范围为：（）A．0 ~ N B．1 ~ N C．1 ~ N -1 D．0 ~ N-12. 下列数中，最大的数是（）。

第4章触发器思考题与习题题解

思考题与习题题解4-1 判断题1. 由两个TTL 或非门构成的基本RS 触发器，当R=S=0时，触发器的状态为不定。

（ × ）2. RS 触发器的约束条件RS=0表示不允许出现R=S=1的输入。

（ √ ）3. 对边沿JK 触发器，在CP 为高电平期间，当J=K=1时，状态会翻转一次。

（× ）4. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。

（ √ ）5. D 触发器的特性方程为Q n +1=D ，与Q n无关，所以它没有记忆功能。

（ × ）4-2 多项选择题 1. 欲使JK 触发器按1+n Q=n Q 工作，可使JK 触发器的输入端（A C D ）。

A.J=1,K=QB.J=Q,K=QC.J=Q ,K=QD.J=Q ,K=12. 对于T 触发器，若原态n Q =1，欲使次态1+n Q =1，应使输入T=（ A D ）。

A.0B.1C.QD. Q 3. 欲使JK 触发器按1+n Q=0工作，可使JK 触发器的输入端（ B C D ）。

A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=14. 欲使JK 触发器按Qn+1=Qn 工作，可使JK 触发器的输入端（ A B D ）。

A.J=K=0B.J=Q,K=QC.J=Q ,K=QD.J=Q,K=0 5. 对于T 触发器，若原态nQ =0，欲使次态1+n Q =1，应使输入T=（ B D ）。

A.0B.1C.QD. Q 6. 欲使JK 触发器按1+n Q=1工作，可使JK 触发器的输入端 （B C D ）。

A.J=K=1B.J=1,K=0C.J=K=QD.J=Q ,K=0 4-3 单项选择题1. 为实现将JK 触发器转换为D 触发器，应使（ A ）。

A.J=D,K=D B.K=D,J=DC.J=K=DD.J=K=D 2. 对于JK 触发器，若J=K ，则可完成（ C ）触发器的逻辑功能。

A.RS B.D C.T D.T ˊ3. 欲使D 触发器按1+n Q =n Q 工作，应使输入D=（D ）。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A B C D
≥1
GS
当按下S0～S9任 意一个键时，
S0 S1 S2
VCC
1kΩ×10 & & & & &
GS=1，表示有信
号输入；当S0～ S9均没按下时，
S3 S4 S5 S6 S7 S8 S9
GS=0，表示没有
信号输入。
7：设计2线—4线译码器 设计2 4
解：写出个数出函数表达式：
Y0 = EI AB
次数就愈多，达不到来一个CP翻转一次的目的，这种 现象叫做“空翻”。“空翻”现象的存在限制了同步 RS触发器的实际应用。 （3）：如果要求同步RS触发器不产生“空翻”，就 必须对时钟脉冲CP=1的宽度有严格要求，即 3tpd<CP<4tpd, 这显然是无法实现的。
=m3+m5+m6+m7 =
m3 ⋅ m5 ⋅ m6 ⋅ m7 ⋅
L &
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138 G1 G2AG2B 1 0 0 A 2 A 1 A0 A B C
用一片74138加一个与非门 就可实现该逻辑函数。
9： 某组合逻辑电路的 真值表如表4.2.4所示， 真值表如表4.2.4所示， 4.2.4所示 试用译码器和门电路设 计该逻辑电路。 计该逻辑电路。 解：写出各输出的最 小项表达式，再转换 成与非—与非形式:
6：设计一个键控8421BCD码编码器。 设计一个键控8421BCD码编码器。 8421BCD码编码器
A VCC 1kΩ×10 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 B C D
解：（1）列出真值表：
（2）由真值表写出各输出的逻辑表达式为：
A = S8 + S9 = S8 S 9
图（a）
解：（1）同步RS触发器的特性方程是Qn+1=S+RQn,且约束 条件为RS=0，二图4-8是由同步RS触发器连接而成的，图 中S=Qn，R=Qn，代入特性方程后得Qn+1=Qn，且约束条件 RS=Qn*Qn=0满足约束要求，使触发器处于记数状态。 （2）：根据特性方程 Qn+1=Qn，此式说明，在 时钟CP作用下，触发器 的次态Qn+1是其原状态 的补状态Qn。如果每个 与非门的传输延迟时间 是tpd，在CP=1期间， S,R端的信号每经过3tpd 将发生一次变化，这必 将引起触发器输出状态 的多次翻转。CP=1持续 的时间逾长，翻转的 图 (b)
用 一 片 74138 加 三 个 与 非门就可实现该组合逻 辑电路。 可见，用译码器实现多输 出逻辑函数时，优点更明 显。
G &
F &
L &
Y Y6 Y Y4 Y3 Y2 Y1 Y 7 5 0 74138 G1 G2AG2B 1 0 0 A 2 A 1 A0 A B C
4、设计一四选一数据选择器： 设计一四选一数据选择器： 解：列功能表：
解：当开关S由R端扳向 S端时，R端由低电平变 为高电平，S端由高电 平变为低电平，如果因 为弹簧开关S的弹性回 跳，与S端的接触处于 若离若合的抖动状态， 实际上等于在S端加了 多个负脉冲。由于加接 了基本RS触发器，一旦 开关S首先与S端接触使 其为低电平，其输出Q 的状态即由0变为1，
以后即便开关S的弹性回跳使S在0和1状态之间跳动， 触发器的输出Q仍维持1状态不变，不受开关抖动的影 响，只有当开关S弹回R端后，输出Q才由1状态变为0 状态，也就是说，每按动一次开关S，触发器只输出 一个正脉冲。
根据功能表，可写出输出逻辑表达式：
Y = ( A1 A0 D0 + A1 A0 D1 + A1 A0 D2 + A1 A0 D3 ) ⋅ G
由逻辑表达式画出逻辑图：
G D0 D1 D2 D3 A0 A1 1 1 1 1 1 & ≥1 Y
11： 试用8 数据选择器74151实现逻辑函数： 74151实现逻辑函数 11： 试用8选1数据选择器74151实现逻辑函数：
图2
注意： （1）作此题时应该注意避免输入端的取值发生 错误，例如第二个时钟信号上升沿与输入D信号的跳 变发生在同一时刻，这时输入值应取1。类似情况， 还有第三个时钟信号的上跳与D信号的跳变也发生在 同一时刻，此时输入值应取0。这是因为D触发器需 要建立时间，否则会由于输入值取值错误，而导致 画出错误波形。 （2）考虑F2为主从JK触发器时，由于在第三个 CP的上升沿到来的同时，Q1也发生跳变（J端），则 对于F2，还应考虑“一次变化问题”。
图1
图中Rd信号对两个触发器都有清零功能，两个触发器虽然 公用一个时钟信号，但应该注意：F1位D触发器，F2为JK触 发器。它们的状态翻转发生在时钟信号的不同时刻（F1对 应上升沿到来,F2对应下降沿到来）。 所以：F1：D为已知，则Q1n+1=D （CP上升沿） F2: K=1，J=Q1，则Q2n+1=Q1Q2n (CP下降沿)
L = ABC + ABC + ABC + ABC = m1 + m 2 + m 4 + m 7 = m1 ⋅ m 2 ⋅ m 4 ⋅ m 7
F = ABC + A BC + ABC = m 3 + m 5 + m 6 = m3 ⋅ m5 ⋅ m 6
G = A BC + ABC + A BC + ABC = m0 + m 2 + m 4 + m 6 = m 0 ⋅ m 2 ⋅ m 4 ⋅ m 6
图1
分析：根据输入信号和各触发器的状态方程。可直接写出 各触发器的状态方程如下： Q1n+1=D1=A⊕B (CP上升沿) Q2n+1=JQ2n+KQ2n=ABQ2n+CQ2n (CP上升沿)
上述状态方程所对应的波形如下图所示：
图2
4、如图1所示电路，设初始状态 1n=Q2n=0,CP,A端的输 、如图 所示电路 设初始状态Q 所示电路， 端的输 入波形如图2所示 试画出Q 所示， 的波形图。 入波形如图 所示，试画出 1和Q2的波形图。
L = AB + BC + AC
解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。
L Y 4选1数据选择器 A1 A 0 D3 D2 D1 D0 1 A B 0
1
C
13、以与非门组成的基本RS触发器为基础构成的消抖动单 13、以与非门组成的基本RS触发器为基础构成的消抖动单 RS 脉冲发生器如图4 所示。试分析次电路能够消除开关S 脉冲发生器如图4-7所示。试分析次电路能够消除开关S的 抖动，保证能可靠输出稳定的单脉冲的原理。 抖动，保证能可靠输出稳定的单脉冲的原理。
14：如果将图(a)所示同步 触发器，连接成如图（b)所 ：如果将图 所示同步 触发器，连接成如图（ 所 所示同步RS触发器 示电路。 示电路。 ）：写出此触发器的特性方程 （1）：写出此触发器的特性方程； ）：写出此触发器的特性方程； ）：在时钟脉冲 作用下， 端的状态会怎样变化 端的状态会怎样变化？ （2）：在时钟脉冲 作用下，Q端的状态会怎样变化？ ）：在时钟脉冲CP作用下 存在什么问题？ 存在什么问题？ ）：要使此电路能正常工作 （3）：要使此电路能正常工作，对时钟脉冲 有什么 ）：要使此电路能正常工作，对时钟脉冲CP有什么 要求？ 要求？
解：将逻辑函数转换 成最小项表达式：
L = ABC + ABC + ABC + ABC
=m3+m5+m6+m7
L Y 74151 G A 2 A 1 A 0 D7 D6 D5 D4 D3 D2 D 1D 0 0 A B C 1
Y
画出连线图。
图4.3.5 例4.3.1逻辑图
12： 试用4选1数据选择器实现逻辑函数： ： 试用 选 数据选择器实现逻辑函数： 数据选择器实现逻辑函数
Y2 = EI AB
Y3 = EI AB
Y0 Y1 Y2 Y3
画出逻辑电路图：
& EI
1
&
&
&
A
1
B
1
试用译码器和门电路实现逻辑函数： 8： 试用译码器和门电路实现逻辑函数：
L = AB + BC + AC
解：将逻辑函数转换成最 小项表达式，再转换成 与非—与非形式。
L = ABC + A BC + ABC + ABC
第四章 集成触发器
习题集
1、在图1所示主从RS触发器中，CP,R,S的波形如图(1),(2) 所示，试画出相应的Qm,Qm,Q和Q 的波形图。
解：主从RS触发器的工作过程是：在CP期间主触发器接收 输入信号，但输入端并不改变状态，只有当CP下降沿到来 时从触发器才翻转，称为下降沿触发。根据主从RS触发器 状态转换图3可画出波形图如图4所示
3、图1所示各触发器均为边沿触发器，其CP及A,B,C的波 、 所示各触发器均为边沿触发器， 所示各触发器均为边沿触发器 及 的波 形图如图2，试写出各触发器次态Q 的逻辑表达式， 形图如图 ，试写出各触发器次态 n+1的逻辑表达式，设 各触发器的初态均为0，要求画出Q端的时间波形图 端的时间波形图。 各触发器的初态均为 ，要求画出 端的时间波形图。
B = S 4 + S5 + S6 + S7 = S 4 S5 S6 S7
重新整理得：
A
B
C
D
A = S8S9
B = S4S5S6S7
S0 S1 S2 S3 S4
VCC 1kΩ×10 &
&
&