PCB设计中的阻抗匹配与0欧电阻

谈谈嵌入式系统PCB 设计中的阻抗般配与0 欧电阻1、阻抗般配阻抗般配是指信号源也许传输线跟负载之间的一种合适的搭配方式。

依照接入方式阻抗般配有串行和并行两种方式；依照信号源频率阻抗般配可分为低频和高频两种。

〔1〕高频信号一般使用串行阻抗般配。

串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB 走线宽度和长度成反比。

在嵌入式系统中，一般频率大于20M 的信号PCB走线长度大于5cm时都要加串行般配电阻，比方系统中的时钟信号、数据和地址总线信号等。

串行般配电阻的作用有两个：◆ 减少高频噪声以及边沿过冲。

若是一个信号的边沿特别陡峭，那么含有大量的高频成分，将会辐射搅乱，其他，也简单产生过冲。

串通电阻与信号线的分布电容以及负载输入电容等形成一个 RC电路，这样就会降低信号边沿的陡峭程度。

◆ 减少高频反射以及自激振荡。

当信号的频率很高时，那么信号的波长就很短，当波长短得跟传输线长度可以比较时，反射信号叠加在原信号大将会改变原信号的形状。

若是传输线的特色阻抗跟负载阻抗不相等〔即不般配〕时，在负载端就会产生反射，造成自激振荡。

PCB板内走线的低频信号直接连通即可，一般不需要加串行匹配电阻。

〔 2〕并行阻抗般配又叫“终端阻抗般配〞，一般用在输入 / 输出接口端，主要指与传输电缆的阻抗般配。

比方， LVDS与 RS422/485 使用 5 类双绞线的输入端般配电阻为 100~120Ω；视频信号使用同轴电缆的般配电阻为 75Ω或 50Ω、使用篇平电缆为 300Ω。

并行般配电阻的阻值与传输电缆的介质有关，与长度没关，其主要作用也是防范信号反射、减少自激振荡。

值得一提的是，阻抗般配可以提高系统的 EMI 性能。

其他，解决阻抗般配除了使用串 / 并联电阻外，还可使用变压器来做阻抗变换，典型的例子如以太网接口、 CAN总线等。

2、0 欧电阻的作用（1〕最简单的是做跳线用，若是某段线路不用，直接不焊接该电阻即可〔不影响外观〕。

0欧电阻的作用(2008-07-08 20:06:53)标签：杂谈0欧电阻的作用大概有以下几个功能：①做为跳线使用。

这样既美观，安装也方便。

②在数字和模拟等混合电路中，往往要求两个地分开，并且单点连接。

我们可以用一个0欧的电阻来连接这两个地，而不是直接连在一起。

这样做的好处就是，地线被分成了两个网络，在大面积铺铜等处理时，就会方便得多。

附带提示一下，这样的场合，有时也会用电感或者磁珠等来连接。

③做保险丝用。

由于PCB上走线的熔断电流较大，如果发生短路过流等故障时，很难熔断，可能会带来更大的事故。

由于0欧电阻电流承受能力比较弱（其实0欧电阻也是有一定的电阻的，只是很小而已），过流时就先将0欧电阻熔断了，从而将电路断开，防止了更大事故的发生。

有时也会用一些阻值为零点几或者几欧的小电阻来做保险丝。

不过不太推荐这样来用，但有些厂商为了节约成本，就用此将就了。

④为调试预留的位置。

可以根据需要，决定是否安装，或者其它的值。

有时也会用*来标注，表示由调试时决定。

⑤作为配置电路使用。

这个作用跟跳线或者拨码开关类似，但是通过焊接固定上去的，这样就避免了普通用户随意修改配置。

通过安装不同位置的电阻，就可以更改电路的功能或者设置地址。

0欧的电阻不但有卖，而且还有不同的规格呢，一般是按功率来分，如1/8瓦，1/4瓦等等。

上下拉电阻：1.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2.OC门电路必须加上拉电阻，以提高输出的搞电平值。

3.为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4.在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5.芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6.提高总线的抗电磁干扰能力。

PCB（Printed Circuit Board）阻抗设计是在设计PCB时考虑电路中信号传输的特性，以确保信号完整性和性能稳定。

阻抗匹配是为了避免信号在传输过程中发生反射、衰减或串扰。

以下是在进行PCB 阻抗设计时的一些建议和要求：1. 信号完整性：阻抗设计的主要目标是确保信号在传输过程中保持完整性，避免信号失真、反射和干扰。

良好的阻抗匹配有助于维持信号的稳定性。

2. 标准阻抗值：使用标准的阻抗值，如50欧姆或75欧姆，以便与常见的信号传输线和接口标准匹配。

这有助于简化设计，并使PCB与其他设备更好地兼容。

3. 差分对阻抗匹配：对于差分信号传输线，确保差分对之间的阻抗匹配。

这对于高速差分信号的传输非常重要，以防止串扰和失真。

4. 信号层阻抗控制：在PCB的不同信号层之间和信号层内，保持一致的阻抗。

这有助于避免信号通过不同层时引起的阻抗变化。

5. 匹配传输线阻抗：选择和匹配PCB上的传输线阻抗，例如微带线、同轴电缆等。

确保这些线的阻抗与设计要求一致。

6. 差分对距离：对于高速差分信号，控制差分对之间的距离，以减小串扰和确保信号匹配。

7. 避免尖峰信号：尽量避免出现尖峰信号，因为这可能导致信号反射。

采用合适的电源和信号滤波可以减小尖峰信号的产生。

8. 考虑环境因素：在阻抗设计中考虑环境因素，例如温度变化、湿度等，以确保PCB 在不同条件下仍能维持稳定的阻抗特性。

9. 使用仿真工具：使用PCB设计仿真工具，如HFSS、SIwave等，进行阻抗匹配仿真，以优化设计并确保其满足要求。

10. 测试和验证：进行PCB生产后的阻抗测试，以验证实际制造的PCB是否符合设计要求。

综合考虑以上因素，可以确保PCB阻抗设计满足性能需求，有助于提高信号传输的质量和可靠性。

谈谈嵌入式系统PCB设计中的阻抗匹配与0欧电阻1、阻抗匹配阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。

根据接入方式阻抗匹配有串行和并行两种方式；根据信号源频率阻抗匹配可分为低频和高频两种。

（1）高频信号一般使用串行阻抗匹配。

串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB走线宽度和长度成反比。

在嵌入式系统中，一般频率大于20M的信号PCB走线长度大于5cm时都要加串行匹配电阻，例如系统中的时钟信号、数据和地址总线信号等。

串行匹配电阻的作用有两个：◆减少高频噪声以及边沿过冲。

如果一个信号的边沿非常陡峭，则含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。

串联电阻与信号线的分布电容以及负载输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。

◆减少高频反射以及自激振荡。

当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。

如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射，造成自激振荡。

PCB板内走线的低频信号直接连通即可，一般不需要加串行匹配电阻。

（2）并行阻抗匹配又叫“终端阻抗匹配”，一般用在输入/输出接口端，主要指与传输电缆的阻抗匹配。

例如，LVDS与RS422/485使用5类双绞线的输入端匹配电阻为100~120Ω；视频信号使用同轴电缆的匹配电阻为75Ω或50Ω、使用篇平电缆为300Ω。

并行匹配电阻的阻值与传输电缆的介质有关，与长度无关，其主要作用也是防止信号反射、减少自激振荡。

值得一提的是，阻抗匹配可以提高系统的EMI性能。

此外，解决阻抗匹配除了使用串/并联电阻外，还可使用变压器来做阻抗变换，典型的例子如以太网接口、CAN总线等。

2、0欧电阻的作用（1）最简单的是做跳线用，如果某段线路不用，直接不焊接该电阻即可（不影响外观）。

（2）在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。

阻抗匹配阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。

反之则在传输中有能量损失。

在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。

PCB走线什么时候需要做阻抗匹配？不主要看频率，而关键是看信号的边沿陡峭程度，即信号的上升/下降时间，一般认为如果信号的上升/下降时间（按10%～90%计）小于6倍导线延时，就是高速信号，必须注意阻抗匹配的问题。

导线延时一般取值为150ps/inch。

特征阻抗信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。

由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。

特征阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗的值。

特征阻抗与PCB导线所在的板层、PCB所用的材质（介电常数）、走线宽度、导线与平面的距离等因素有关，与走线长度无关。

特征阻抗可以使用软件计算。

高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆，这是个大约的数字。

一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线（差分）为100欧姆。

常见阻抗匹配的方式1、串联终端匹配在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。

匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗。

常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小变化而变化。

因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。

链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。

串联匹配是最常用的终端匹配方法。

它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗，而且只需要一个电阻元件。

0Ω电阻阻值大小与过电流能力+巧用0Ω电阻设计PCB板一、讨论0Ω电阻到底能过多大电流？这个问题想必每位硬件工程师都查过。

而与之相关的还有一个问题，那就是0Ω电阻的阻值到底有多大？这两个问题本来是很简单的，答案应该也是很明确的，但网上网友却给出了不尽相同的答案。

有的人说0Ω电阻是50mΩ，还有的人说其实只有20mΩ；有的人说只能过1A电流，还有的人说可以过1.5A……。

那么，到底是多大呢？二、0Ω电阻阻值大小针对这两个问题，我专门查了一下电阻的标准。

根据电阻标准文件记载，0Ω电阻的阻值是0Ω，但也会有偏差。

0Ω最大电阻偏差有三种可以选择，分别为10mΩ、20mΩ和50mΩ。

也就是说，0Ω电阻偏差可以允许有多种偏差，这主要看电阻厂商做的是哪种了。

在几大品牌的普通0Ω电阻规格书查看了一下，发现它们标注的0Ω电阻，最大阻值都是50mΩ。

由此可以得出结论：常用的普通0Ω电阻的阻值最大不超过50mΩ。

三、0Ω电阻的过流能力网上还有一种观点，认为0Ω电阻的电流是根据功率算出来的，电阻按照50mΩ来算。

这样的话，0805的电阻功率一般为1/8W，算出额定电流应该是1.58A。

但是，在几大品牌的规格书发现，都是2A，与计算出来的有些出入。

额定电流综合之后的表格如下：常规的电阻的电流都不大，按照综合后的最小值来选的话，最大的也就2A。

如果设计电路时发现，我要用3A或4A的0Ω电阻，那该怎么办呢？其实很简单，可以用2个0Ω电阻并联起来就行了。

怎么有的封装变大了，但过流并没有增加呢？例如，0805和1206都是2A，在这里应该是额定电流虽然没有增加，但瞬间电流应该是能过更大了。

如果你打开的电阻规格书，就会发现写了两个参数，一个是额定电流，另一个是最大电流。

额定电流都是2A，但最大电流0805是5A，1206是10A。

注：Jumper就是0Ω电阻（标准文件就是这么写的，如下图所示）。

四、特殊大额定电流的0Ω电阻如果是更大的电流，也是电阻可选的。

0欧电阻作用我们经常在电路中见到0欧的电阻，对于新手来说，往往会很迷惑：既然是0欧的电阻，那就是导线，为何要装上它呢？还有这样的电阻市场上有卖吗？其实0欧的电阻还是蛮有用的。

大概有以下几个功能：①做为跳线使用。

这样既美观，安装也方便。

②在数字和模拟等混合电路中，往往要求两个地分开，并且单点连接。

我们可以用一个0欧的电阻来连接这两个地，而不是直接连在一起。

这样做的好处就是，地线被分成了两个网络，在大面积铺铜等处理时，就会方便得多。

附带提示一下，这样的场合，有时也会用电感或者磁珠等来连接。

③做保险丝用。

由于PCB上走线的熔断电流较大，如果发生短路过流等故障时，很难熔断，可能会带来更大的事故。

由于0欧电阻电流承受能力比较弱（其实0欧电阻也是有一定的电阻的，只是很小而已），过流时就先将0欧电阻熔断了，从而将电路断开，防止了更大事故的发生。

有时也会用一些阻值为零点几或者几欧的小电阻来做保险丝。

不过不太推荐这样来用，但有些厂商为了节约成本，就用此将就了。

④为调试预留的位置。

可以根据需要，决定是否安装，或者其它的值。

有时也会用*来标注，表示由调试时决定。

⑤作为配置电路使用。

这个作用跟跳线或者拨码开关类似，但是通过焊接固定上去的，这样就避免了普通用户随意修改配置。

通过安装不同位置的电阻，就可以更改电路的功能或者设置地址。

0欧的电阻不但有卖，而且还有不同的规格呢，一般是按功率来分，如1/8瓦，1/4瓦等等。

1、模拟地和数字地单点接地只要是地，最终都要接到一起，然后入大地。

如果不接在一起就是"浮地"，存在压差，容易积累电荷，造成静电。

地是参考0电位，所有电压都是参考地得出的，地的标准要一致，故各种地应短接在一起。

人们认为大地能够吸收所有电荷，始终维持稳定，是最终的地参考点。

虽然有些板子没有接大地，但发电厂是接大地的，板子上的电源最终还是会返回发电厂入地。

如果把模拟地和数字地大面积直接相连，会导致互相干扰。

0欧姆电阻的重要作用,PCB工程一定要知道的1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。

2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。

4,想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流。

5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻6,在高频信号下，充当电感或电容。

（与外部电路特性有关）电感用，主要是解决EMC问题。

如地与地，电源和IC Pin间7,单点接地（指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。

）8,熔丝作用*模拟地和数字地单点接地*只要是地，最终都要接到一起，然后入大地。

如果不接在一起就是"浮地"，存在压差，容易积累电荷，造成静电。

地是参考0电位，所有电压都是参考地得出的，地的标准要一致，故各种地应短接在一起。

人们认为大地能够吸收所有电荷，始终维持稳定，是最终的地参考点。

虽然有些板子没有接大地，但发电厂是接大地的，板子上的电源最终还是会返回发电厂入地。

如果把模拟地和数字地大面积直接相连，会导致互相干扰。

不短接又不妥，理由如上有四种方法解决此问题：1、用磁珠连接；2、用电容连接；3、用电感连接；4、用0欧姆电阻连接。

磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当型号。

对于频率不确定或无法预知的情况，磁珠不合。

电容隔直通交，造成浮地。

电感体积大，杂散参数多，不稳定。

0欧电阻相当于很窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。

电阻在所有频带上都有衰减作用(0欧电阻也有阻抗)，这点比磁珠强。

*跨接时用于电流回路*当分割电地平面后，造成信号最短回流路径断裂，此时，信号回路不得不绕道，形成很大的环路面积，电场和磁场的影响就变强了，容易干扰/被干扰。