下载文档原格式
数字电子技术研究性学习报告用CMOS传输门和CMOS非门设计边沿D触发器学院：电子信息工程学院指导教师：侯建军本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词CMOS传输门 CMOS非门边沿D触发器最大频率辨证思想AbstractThis paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS nand gate principle; Then design a CMOS transmission door and CMOS gate design edge D flip-flop; This circuit principle of work, Write characteristic equation, draw the feature list, incentive table and state diagram; To calculate the excitation signal D retention time and clock CP's maximum frequency; The design of the D flip-flop into JK flip-flop and T trigger, the CMOS a D flip-flop syndrome differentiation and analysis.Key words: CMOS transmission door；CMOS gate edge；D flip-flop； maximum frequency dialectic thought摘要 (2)Abstract (2)第一章基本器件结构图以及功能 (5)1.1 CMOS传输门 (5)1.2 CMOS反相器 (5)1.2.1电压传输特性和电流传输特性 (5)1.2.2 CMOS反相器特点 (6)第二章设计方案一 (7)2.1设计思路 (7)2.2性能评估 (7)第三章设计方案二 (8)3.1 电路结构图 (8)3.2工作原理 (8)3.3 性能评估 (9)第四章设计方案三 (9)4.1电路结构图 (9)4.2工作原理 (10)4.3性能评估 (10)4.4 方案对比 (10)第五章激励信号D的保持时间和时钟CP的最大频率 (11)5.1分析与结论 (11)第六章写出特征方程，画出特征表，激励表与状态图 (11)6.1特征方程 (11)6.2特征表（如表5-1） (11)6.3激励表(如表5-2) (11)6.4状态转换图（如图8） (12)第七章设计拓展 (12)7.1思想启发 (12)7.2功能简述 (12)7.3电路结构 (12)7.3.1 由CMOS传输门和CMOS反相器构成的异或门 (12)7.3.2 抢答器结构图如图10 (13)7.3.3 工作原理 (14)7.4 电路的改进 (15)7.4.1 改进的原因 (15)第八章将设计的D触发器转换成JK触发器和T触发器 (15)8.1 D触发器转换成JK触发器（如图14） (15)8.2 D触发器转成T触发器（如图15） (16)第九章收获与感想 (16)致谢 (17)参考文献 (17)第一章基本器件结构图以及功能1.1 CMOS传输门图1原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
数字电子技术研究性学习报告用CMOS传输门和CMOS非门设计边沿D触发器第一章基本器件结构图以及功能1.1CMOS传输门图1原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
CMOS传输门(如图1)由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。
设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。
为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。
传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V 到+5V范围内的任意值时，TN均不导通。
同时,TP的栅压为+5V，TP亦不导通。
可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。
此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。
同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。
由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。
进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。
换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。
由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。
这是CMOS传输出门的优点。
1.2 CMOS反相器1.2.1电压传输特性和电流传输特性CMOS反相器的电压传输特性曲线可分为五个工作区。
（如图2）图2工作区Ⅰ：由于输入管截止，故vO=VDD，处于稳定关态。
工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。
工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以vO≈0V，处于稳定的开态。
CMOS反相器的电流传输特性曲线如图3，只在工作区Ⅲ时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。
其余情况下，电流都极小。
图31.2.2 CMOS反相器特点静态功耗极低。
目录摘要、前言---------------------------------------------------------------------3 一概述---------------------------------------------------------------------------4 二CMOS边沿D触发器---------------------------------------------------5 三设计目的及要求----------------------------------------------------------5 四电路组成结构-------------------------------------------------------------8 五电路工作原理-------------------------------------------------------------9 六特征方程、表、图-------------------------------------------------------9 七脉冲特性------------------------------------------------------------------10 八集成触发器---------------------------------------------------------------10 九异步置位、复位设计---------------------------------------------------11 十触发器转换---------------------------------------------------------------12 十一CMOS触发器在时钟边沿工作特性研究-----------------------14 十二CMOS D触发器CD4013的脉冲宽度检测电路--------------20 十三芯片对比---------------------------------------------------------------22 十四总结与感想------------------------------------------------------------25 参考文献---------------------------------------------------------------------26摘要：边沿D触发器在教材里的是维持阻塞边沿D触发器，使用TTL管制成的，而本文的作法是采用了创新手法：即用CMOS传输门和非门来做边沿D触发器。
基于CMOS传输门CMOS非门设计边沿D触发器的研究边沿D触发器是数字电路中常用的触发器之一，它具有存储数据的功能，并在时钟信号的边沿进行数据更新。
本文将重点研究基于CMOS传输门的CMOS非门设计边沿D触发器。
CMOS非门是由pMOS和nMOS组成的传输门，其中pMOS器件的导通能力受到低电平控制，nMOS器件的导通能力受到高电平控制。
边沿D触发器是由两个CMOS非门和一个双稳态电路组成的。
当时钟信号变化时，D触发器根据输入D的电平来决定输出Q的状态。
CMOS非门中的pMOS和nMOS器件的宽度、长度和阈值电压的选择对电路的性能和功耗有重要影响。
一般情况下，pMOS器件的宽度要比nMOS器件的宽度要大，以保证其导通能力可以满足要求。
同时，pMOS器件的阈值电压一般设置为负值，以确保在低电平下能够导通。
在设计边沿D触发器的过程中，需要考虑时钟信号的上升沿和下降沿对输出Q的影响。
在上升沿时，输入D的电平将传递到输出Q上；而在下降沿时，输入D的电平将不会传递到输出Q上。
这样可以实现在时钟沿更新数据的功能。
CMOS非门的输出电平受到两个输入端电平的控制。
为了实现边沿D触发器的功能，需要将输入D接到CMOS非门的输入端，而时钟信号接到CMOS非门的控制端。
通过控制端的时钟信号，可以控制CMOS非门的通断，进而控制D触发器的输出。
边沿D触发器的设计不仅要满足电路的功能要求，还需要考虑功耗和面积的优化。
为了减少功耗，可以选择合适的pMOS和nMOS器件的尺寸和阈值电压。
同时，可以采用布线技术对电路进行布局和布线，使得电路的面积最小化。
总结而言，基于CMOS传输门的CMOS非门设计边沿D触发器是一项重要的研究课题。
通过合理选择器件参数、电路结构和布线技术，可以设计出功耗低、面积小、性能稳定的边沿D触发器。
这将为数字电路的设计和应用提供重要的基础支持。
4.4边沿触发器主从JK触发器一次翻转的内在原因是，CP＝l时触发器可随时接收输入信号及干扰信号，但是不论输入信号变化多少次，由于输出信号的反馈作用，形成自锁通路，使主触发器具有记忆能力，而把接收的信号或于扰记忆下来(一次翻转)，直到CP下降沿来到时传送给从触发器，造成误翻。
如果触发器的输出态仅仅取决于CP信号下降沿(或上升沿)到达时刻输入信号的状态，而在此之前或之后输人信号的变化对触发器的输出没有影响，可提高抗干扰能力。
可以考虑在主触发器开放时，暂时去掉它的记忆功能、切断其自锁通路，即断开反馈线，如CMOS边沿触发器；也可以用TTL边沿触发器的结构形式，如维持阻塞型触发器，利用传输延迟时间的TTL边沿触发器。
4.4.1 CMOS边沿触发器1．电路结构CMOS边沿D触发器如图4-4-1所示。
由图中可以看出，CMOS边沿D触发器的主从触发器结构相同，都由基本触发器和传输门组成。
传输门TGl、TG2分别控制主从触发器开放或封锁，传输门TG2、TG4则分别控制基本触发器自锁线路的通断。
图中CP和CP非是互相反相的时钟脉冲，由它们控制传输门的通或断。
从电路形式上看，CMOS边沿D触发器与主从触发器类似，但其工作原理与主从触发器完全不同。
2．工作原理 (P155)当CP＝0、CP非＝1时，TGl通、TG2断，主触发器开放，但因TGI断而失去自锁作用，Gl、G2变成两个串接的非门。
D信号经两次反相到达Qm端，所以Qm＝D。
这时D信号变化，Qm 跟随变化，不会因“一次翻转”而把D信号的变化(或干扰)记忆下来，因此整个D触发器不会误翻。
同时TG3断，TGd通，使从触发器封锁，从触发器形成自锁，维持从触发器原状态不变，所以触发器不会产生空翻。
·当CP上升沿到达时(CP由“0”变“1’，CP非由“1”变“0”)，TGl断、TG2通，使主触发器封锁，主触发器建立自锁，因而能保持住CP上升沿到达之前瞬间的D信号。
实验一、D触发器的设计和仿真一、实验目的1、学习模拟数字电路单元的基本设计方法。
2、学习Cadence工具下电路设计的基本操作和方法。
3、学习Sprectre工具的仿真操作方法。
二、实验内容本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。
实验内容包括：完成反相器、与非门、传输门电路的设计和仿真验证；完成各个单元电路symbol的建立；利用建立的单元电路symbol完成D 触发器电路的设计和仿真；分析仿真结果。
该电路设计采用上华CSMC0.5umCMOS 工艺设计，工作电压5V。
三、实验步骤1、登陆到UNIX系统。
在登陆界面，输入用户名和密码，用户名和密码都为学生学号。
2、Cadence的启动。
启动Cadence软件的命令有很多，不同的启动命令可以启动不同的工具集，常用的启动命令有icfb,icca等，也可以单独启动单个工具。
3、原理图的输入。
（1）Composer的启动。
在CIW窗口新建一个单元的Schematic视图。
（2）添加器件。
在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。
（3）添加连线。
执行Add-Wire，将需要连接的部分用线连接起来。
（4）添加管脚。
执行Add-Pin和直接点p，弹出添加管脚界面。
（5）添加线名。
为设计中某些连线添加有意义的名称有助于在波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。
点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。
为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。
（6）添加电源信号。
选择Vdd和Gnd的symbol各一个，在两个symbol之间连接一个vdc，设置直流电压5V。
（6）保存并检查。
点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。
如果有，察看CIW窗口的提示。
用CMOS传输门和CMOS非门设计边沿D触发器Design Edge D Flip-flop with CMOS Transmission Gate and CMOS NAND Gate摘要本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器，并将其进行了拓展分析与研究。
本文首先从CMOS传输门和CMOS非门组成的边沿D触发器的电路工作原理、特征方程、特征表、激励表、状态图进行了阐述，计算出激励信号D的保持时间和时钟CP的最大频率，并与TTL组成的D触发器进行了对比和应用分析。
接着还将D触发器转换成JK触发器和T触发器，并分别设计了并行数据存储电路、倍频电路、单稳态电路以及脉冲震荡器这四个功能电路，在实际生活中有着重要的应用。
关键词边沿D触发器 CMOS传输门 CMOS非门 JK触发器 D触发器AbstractThis paper studies the use of non-CMOS and CMOS transmission gate door design edge D flip-flop, and Analysis and research conducted to expand. Edge D flip-flop circuit works from the paper first and CMOS transmission gate CMOS NAND gate composed of the characteristic equation, characteristic form, motivate table, state diagram are described, D calculate the excitation signal hold time and the maximum clock frequency of CP and the composition of the D flip-flop TTL were compared and applied analysis. Then will be converted into a JK flip-flop D flip-flop and Tflip-flops, and were designed to parallel data storage circuit, multiplier circuits,one-shot pulse oscillator circuit and four functional circuit, has important in real life application.Key Words:edge D flip-flop; CMOS transmission gate; CMOS NAND gate; JKflip-flop; T flip-flop目录第1章用CMOS传输门和CMOS非门设计边沿D触发器 (5)1.1 CMOS传输门 (5)1.1.1组成 (5)1.1.2 原理 (5)1.1.3 结论 (5)1.2 CMOS非门 (6)1.2.1 CMOS非门的组成 (6)1.2.2 CMOS非门的原理 (6)1.2.3 CMOS非门的传输延迟时间 (7)1.3用CMOS传输门和CMOS非门设计边沿D触发器 (7)1.3.1 电路组成 (7)1.3.2 电路原理 (7)1.3.3 特征方程，特征表，激励表与状态图 (8)1.3.4激励信号D的保持时间和时钟CP的最大频率 (9)1.4 CMOS构成的D触发器与TTL构成的D触发器比较 (10)1.5 CMOS D触发器的应用——CD4013触摸开关 (12)第二章将设计的边沿D触发器改成其他类型触发器 (13)2.1将设计的D触发器转换成JK触发器 (13)2.2将设计的D触发器转换成T触发器 (13)第三章基于D触发器的应用拓展电路设计 (15)3.1 并行数据存储电路 (15)3.2 倍频电路 (16)3.3 单稳态电路 (18)第四章总结 (26)致谢 (27)参考文献 (27)第1章用CMOS传输门和CMOS非门设计边沿D触发器1.1 CMOS传输门1.1.1组成CMOS传输门的电路如图1-1(a)，逻辑符号如图1-1（b）所示。
数字电子技术研究性课题数字电子技术研究性课题用CMOS传输门和CMOS非门设计边沿D触发器姓名：学号：学院：电子信息工程学院班级：********日期：2013/11/25摘要本文用CMOS传输门和非门设计边沿D触发器。
首先说明了电路原理，阐明电路的组成结构。
写出特征方程，画出特征表，激励表与状态图。
计算出激励信号D的保持时间和时钟CP的最大频率。
并将设计的D触发器转换成JK触发器和T触发器。
还研究了CMOS触发器在时钟边沿的工作特性及总结，分析了CMOS触发器的功耗情况，阐述了双边沿触发器的工作原理，最后阐述了自己的感想。
关键词：D触发器边沿触发 CMOS传输门 CMOS非门AbstractThis paper mainly discusses the edge D flip-flop using CMOS transmission gate and gate design. The edge D trigger in teaching material is maintaining block edge D flip-flop, use TTL controls into, and this practice is used in innovative ways: with the use of CMOS transmission gate and the gate to the edge D flip-flop. At the same time also analyzed the setup time, hold time, and delay time, the highest frequency analysis method. Also focused on CMOS trigger clock edge characteristics. And has carried on the summary. As well as the contrast between the chip, in practical application are presented. Suggestions.Keywords: D trigger; trigger edge; CMOS transmission gate; CMOS gate目录摘要.............................................................................................................. - 1 -Abstract.......................................................................................................... - 1 -绪论.............................................................................................................. - 3 -第1章电路组成结构及其原理 ........................................................................ - 4 -1.1 边沿D触发器 ......................................................................................................... - 4 -1.2 CMOS门电路 ............................................................................................................ - 4 -1.3 电路组成结构图 ..................................................................................................... - 5 -1.4 电路工作原理 ......................................................................................................... - 6 -第2章特征方程、特征表、激励表及状态图..................................................... - 7 -第3章激励信号D的保持时间和时钟CP的最大频率 ......................................... - 8 -3.1 平均传输延迟时间 ................................................................................................. - 8 -3.2 保持时间 ................................................................................................................. - 8 -3.3 时钟CP最大频率 ................................................................................................... - 9 -第4章复位、置位电路 ................................................................................ - 11 -第5章触发器逻辑功能的转换 ...................................................................... - 13 -5.1 D触发器转换成JK触发器 .................................................................................. - 13 -5.2 D触发器转换成T触发器 .................................................................................... - 14 -第6章 CMOS双边沿D触发器......................................................................... - 15 -6.1 CMOS集成电路功耗分析 ...................................................................................... - 15 -6.2 CMOS双边D沿触发器工作原理 .......................................................................... - 15 -第7章 D触发器常用芯片 ............................................................................ - 18 -7.1 74HC273芯片资料 .................................................................................................. - 18 -7.2 74LS273芯片资料 .................................................................................................. - 19 -7.3 芯片性能比较 ......................................................................................................... - 20 -感想与总结 .................................................................................................. - 22 -绪论触发器按触发方式的不同，可分为电平触发器、主从触发器和边沿触发器。
用C M O S传输门和C M O S 非门设计边沿D触发器Company number：【0089WT-8898YT-W8CCB-BUUT-202108】《数字电子技术》研究性学习用CMOS传输门和CMOS非门设计边沿D触发器姓名：贾岚婷学号：班级：通信1307指导老师：侯建军时间： 2015年12月1日目录摘要 3关键字 3正文 31 电路结构图及其原理 31．1传输门 31．2 与非门 31．3 D触发器电路 42 电路工作原理仿真 53 特征方程、特征表、激励表与状态图 53．1特征方程 53．2 特征表 53．3 激励表63．4 状态图64 激励信号D的保持时间和时钟CP的最大频率 65 设计的D触发器转换成JK触发器和T触发器85．1 D触发器转换为JK触发器85．2 D触发器转换为T触发器96基于CMOS的D触发器芯片与基于TTL的D触发器芯片外特性比较分析 117 CMOS D触发器的应用——CD4013触摸开关138 总结148．1 总结148．2 感想14参考文献15摘要：本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词：CMOS传输门；CMOS非门；边沿D触发器；1.结构图以及功能1.1CMOS传输门图1传输门的结构图原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
CMOS 传输门由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。
设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。
为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。
传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V范围内的任意值时，TN均不导通。
同时,TP的栅压为+5V，TP亦不导通。
可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。
此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。
同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。
由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。
进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。
换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。
由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。
这是CMOS传输出门的优点。
1.2CMOS与非门图2与非门的结构图原理：CMOS与非门的组成如上图所示，其工作原理如下：A=0，B=0时，T1、T2并联（ON），T3、T4串联（OFF），输出Y=1。
A=0，B=1时，T1（OFF），T2（ON），T4（ON），T3（OFF），输出Y=1。
A=1，B=0时，T1（ON），T2（OFF），T3（ON），T4（OFF），输出Y=1。
A=1，B=1时，T1、T2并联（OFF），T3、T4串联（ON），输出Y=0。
因此构成与非的关系。
1.3总体电路图3 D触发器结构图原理：当CP′的上升沿到达(即CP′跳变为1,CP′下降为0)时,TG1截止,TG2导通,切断了D信号的输入,由于G1的输入电容存储效应,G1输入端电压不会立即消失,于是Q′、Q′在TG1截止前的状态被保存下来;同时由于TG3导通、TG4截止,主触发器的状态通过TG3和G3送到了输出端,使Q=Q′=D(CP上升沿到达时D的状态),而Q=Q′=D。
在CP′=1,CP′=0期间,Q=Q′=D,Q=Q′=D的状态一直不会改变,直到CP′下降沿到达时(即CP′跳变为0,CP′跳变为1),TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。
可见,这种触发器的动作特点是输出端的状态转换发生在CP′的上升沿,而且触发器所保持的状态仅仅取决于CP′上升沿到达时的输入状态。
正因为触发器输出端状态的转换发生在CP′的上升沿(即CP的上升沿),所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿,或称CP上升沿为有效沿(下降沿为无效沿)。
若将四个传输门的控制信号CP′和CP′极性都换成相反的状态,则CP下降沿为有效沿,而上升沿为无效沿。
2.CMOS构成的D触发器工作原理仿真图4 仿真原理图图5 仿真图3.写出特征方程，画出特征表，激励表与状态图特征方程=D特征表表1 特征表CP DX X1 0 1激励表表2 激励表Qn Qn+1 D0 00 1 11 0 01 1 1状态转换图图6 D触发器状态转换图4．激励信号D的保持时间和时钟CP的最大频率概念：平均传输延迟时间平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。
图7 门电路传输延迟时间导通延迟时间tPHL ：输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间。
截止延迟时间tPLH ：从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间。
平均传输延迟时间tpd ：四个传输门（TG ）具有传输延迟（tpd ），五个反相器（G ）也具有传输延迟（tpd1），并且传输门（TG ）在导通和截止转换时会存在延迟（tpd2）。
当CP=1时,TG1导通,TG2截止,D 端输入信号送人主触发器中,使Q2=,Q3=D,但这时主触发器尚未形成反馈连接,不能自行保持。
Q2、Q3跟随输入端D 端的状态变化;由于TG1和G1存在传输延迟设二者总的延迟时间为Tsu ，如果D 在CP 由1跳变为0前小于Tsu 时间内发生跳变，则跳变后的信号由于在传输过程中的延时Tsu 无法在CP 跳变前传送到Q2，而此时CP 跳变完成，TG3导通TG4截止，Q2的状态会通过TG3传送到从触发器中（Q4），从而通过G3传到了输出端。
这时，由于TG1已经截止，而且跳变没有传送到Q2，所以也不会有电容电压保持，所以就会衰弱消失，也阻止了其进入TG3干扰输出端的可能。
所以，输入信号D 只有在CP 跳变之前>Tsu 的时间里准备好,触发器才能将数据锁存到Q 输出端口，Tus 也就是所说的能够保证信号的建立时间由于传输门TG 由具有延时效应的MOS 管和负载电容CL 构成，所以在导通和截止时会存在延时tpd2。
设tpd2为状态转换延迟,T2为信号传输延迟。
将两者进行比较，得出两种情况:（1）当T2>tpd2时，不需有维持信号时间。
分析：我们不妨以极限的思想讨论，tpd 无限小，T2正常延迟数量级。
此时TG 门相当于理想开关，当时钟下降沿时瞬间关闭。
因此此后的输入端D 的状态变化不可能传到Q1，更不可能影响到后续的信号传输。
（2）当T2<tpd2时，信号输入维持时间为：tpd2-T2.分析：当信号输入端D 在CP 由1跳变为0后，如果在某个时间（此时暂不限定具体时间段）经过TG1传入到Q1后，会通过G1门传送到Q2或者反馈电路Q1-TG2-G2-Q2（此时TG2可能会已经导通，具体情况后续会详细分析）传送到Q2，进而影响到Q3和输出端的状态，使之出现振荡。
现在我们讨论能使D 得突变信号干扰到输出端的具体时间段数值。
由于状态转换延迟时间为tpd2，传输时间为T2，只需在D 跳变信号没有在TG 1开关截止前传输到Q1即可，也就是说，D 跳变信号如果在TG1确定截止后仍没传送到Q1，就不会对后续信号造成影响。
那么需要的保持时间T=tpd 2-T2。
进一步解释就是，如果信号D 在CP 下降沿后T 的时间段内发生了跳变，那么跳变的信号就会干扰到后面的信号。
2 PHL PLH pd tt t +=图8 D触发器波形图1.信号D保持时间CP=0时，信号D经过TG1和一个非门到达TG3的输入端，需要两个延迟时间，即2tpd，同时经过一个非门到达TG2又需一个延时时间，即1tpd，因而信号D的保持时间thold = 2tpd + tpd = 3tpd 。
频率要求当CP从0变为1的上升沿时刻，TG3和TG2导通。
此时触发器1将输入信号D保存下来，并且经过两个延时时间，即2tpd，信号D经过TG3和非门到达输出端，tout = 2tpd 。
由信号D 的保持时间和输出时延可得，时钟CP的高低电平保持时间须分别满足以下条件：tCPL ≥ thold = 3tpdtCPH ≥ tout = 3tpd则：TCP = tCPL + tCPH ≥ 6tpdfCP ≤ 1 / 6tpd5.将设计的D触发器转换成JK触发器和T触发器D触发器转换成JK触发器D触发器的状态方程是：Q*=D；jk触发器的状态方程是：Q*=JQ'+K'Q。
让两式相等可得：D=JQ'+K'Q。
用门电路实现上述函数即可转换成为jk触发器图9 D触发器转换JK触发器电路图D触发器转成T触发器图10 D触发器转换称T触发器电路图6．CMOS构成的D触发器与TTL构成的D触发器比较常用的TTL型双D触发器74LS74引脚功能如图8所示，CMOS型双D触发器CC4013引脚功能如图9所示。
图8 74LS74引脚功能图9 CD4013引脚功能74LS47和74HC47都是双D触发器，其功能比较的多，可用作寄存器，移位寄存器，振荡器，单稳态，分频计数器等功能。
不同的是74LS74是由TTL门电路构成而74HC74是由CMOS门电路构成，下面我将分析比较两块芯片的功能。
下面以TTL电路:74LS74芯片和CMOS电路:74HC74芯片为例,讨论TTL以及CMOS电路的特点,进而分析好坏。
为了比较方便，参数均采用额定参数.具体参数见表3所示.表 3 74LS74, 74HC74部分参数对照表74LS74 74HC74功耗P（mw） 2传输延迟Tpd(ns) 19ns 17 nsTphl(ns) 25 20Tsu(ns) 20 16Th(ns) 5二者比较分析：1.静态功耗CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通另一个管截止的状态，电路静态功耗理论上为零。
实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。
根据上表的数据可知，74HC74芯片的静态功耗为。
同时74LS74芯片通过提高电路中个电阻的阻值，改变电阻的连接方向，降低了功耗。
