cmos传输门简介

第五节CMOS逻辑门电路CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。

CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。

此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。

早期生产的CMOS门电路为4000系列，随后发展为4000B系列。

当前与TTL兼容的CMO 器件如74HCT系列等可与TTL器件交换使用。

下面首先讨论CMOS反相器，然后介绍其他CMO 逻辑门电路。

MOS管结构图MOS管主要参数：1.开启电压V T·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；·标准的N沟道MOS管，V T约为3～6V；·通过工艺上的改进，可以使MOS管的V T值降到2～3V。

2. 直流输入电阻R GS·即在栅源极之间加的电压与栅极电流之比·这一特性有时以流过栅极的栅流表示·MOS管的R GS可以很容易地超过1010Ω。

3. 漏源击穿电压BV DS·在V GS=0（增强型）的条件下，在增加漏源电压过程中使I D开始剧增时的V DS称为漏源击穿电压BV DS·I D剧增的原因有下列两个方面：（1）漏极附近耗尽层的雪崩击穿（2）漏源极间的穿通击穿·有些MOS管中，其沟道长度较短，不断增加V DS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的I D4. 栅源击穿电压BV GS·在增加栅源电压过程中，使栅极电流I G由零开始剧增时的V GS，称为栅源击穿电压BV GS。

5. 低频跨导g m·在V DS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导·g m反映了栅源电压对漏极电流的控制能力·是表征MOS管放大能力的一个重要参数·一般在十分之几至几mA/V的范围内6. 导通电阻R ON·导通电阻R ON说明了V DS对I D的影响，是漏极特性某一点切线的斜率的倒数·在饱和区，I D几乎不随V DS改变，R ON的数值很大，一般在几十千欧到几百千欧之间·由于在数字电路中，MOS管导通时经常工作在V DS=0的状态下，所以这时的导通电阻R ON可用原点的R ON来近似·对一般的MOS管而言，R ON的数值在几百欧以内7. 极间电容·三个电极之间都存在着极间电容：栅源电容C GS 、栅漏电容C GD和漏源电容CDS·C GS和C GD约为1～3pF·C DS约在0.1～1pF之间8. 低频噪声系数NF·噪声是由管子内部载流子运动的不规则性所引起的·由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）·这个数值越小，代表管子所产生的噪声越小·低频噪声系数是在低频范围内测出的噪声系数·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小一、CMOS反相器由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。

数字电子技术研究性学习报告用CMOS传输门和CMOS非门设计边沿D触发器第一章基本器件结构图以及功能1.1CMOS传输门图1原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。

CMOS传输门(如图1)由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。

设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。

为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。

传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V 到+5V范围内的任意值时，TN均不导通。

同时,TP的栅压为+5V，TP亦不导通。

可见，当C端接低电压时，开关是断开的。

为使开关接通，可将C端接高电压+5V。

此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。

同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。

由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。

进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。

换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。

由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。

这是CMOS传输出门的优点。

1.2 CMOS反相器1.2.1电压传输特性和电流传输特性CMOS反相器的电压传输特性曲线可分为五个工作区。

（如图2）图2工作区Ⅰ：由于输入管截止，故vO=VDD，处于稳定关态。

工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。

工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以vO≈0V，处于稳定的开态。

CMOS反相器的电流传输特性曲线如图3，只在工作区Ⅲ时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。

其余情况下，电流都极小。

图31.2.2 CMOS反相器特点静态功耗极低。

8.1 CMOS 反相器8.1.1 CMOS 反相器的直流特性1. 结构和基本特性电路图: 符号:V DDV oV i8.1.2 CMOS 反相器的瞬态特性由于输出节点存在着容性负载，在输出电平变化的过程中，需对负载电容进行充放电，对负载电容的充放电决定了电路的瞬态特性。

V i ( t )V DDV OC L)(t V O +-M2M1负载电容C L 由下一级的输入电容、本级的输出电容及连线的分布电容组成。

8.1.3 CMOS反相器的功耗CMOS反相器的功耗P有两部分构成：；（1）静态功耗，即反向漏电流造成的功耗PD（2）动态功耗P，又由两部分组成：S。

①开关的瞬态电流造成的功耗PA。

②负载电容的充电和放电造成的功耗PT1. 静态功耗P D对CMOS反相器而言，无论输入为逻辑“0”还是逻辑“1”，两个MOS管始终只有一个管子导通，没有直流通路，也没有电流流入栅极，所以静态电流为0，静态功耗为0.8.1.4 CMOS 反相器的设计为了使CMOS 反相器获得最佳性能，常采用对称设计，使反相器中的NMOS 和PMOS 完全对称，即此时：①有对称的直流电压传输特性曲线；②有最大的直流噪声容限，即NM L =NM H =1/2V DD ；③上升时间=下降时间。

在实际的工艺中NMOS 和PMOS 的阈值电压数值不完全相等。

可以通过调节K N 和K P 中的设计参数，以获得最佳的电路性能。

PN TP TN K K V V =−=,NP p n W W 2,2,==需使由于μμ8.2 CMOS 传输门MOS 管的源、漏区是完全对称的结构，这种结构给MOS 管的应用带来灵活性。

MOS 管作为双向导通器件可以在电路中作为一个控制信号传送的可控开关，也叫传输管（Pass Transistor ）或传输门（Transmission Gate ）。

8.2.1 NMOS 传输门特性电路接法如图所示。

当V C 为低电平时，NMOS 截止，输入、输出隔开；当V C 为高电平时，NMOS 导通，将输入信号传到输出端。

1、CMOS 传输门VDDVi/Vo由两个增强型MOS 管（一个P 沟道，一个N 沟道）组成。

工作原理：C=0，！C=1时，两个管子都夹断，传输门截止，不能传输数据。

C=1，！C=0时，传输门导通，数据可以从左边传输到右边，也可以从右边传输到左边，因此是一个双向传输门。

2、CMOS 与非门YABCMOS 与非门的组成如上图所示，其工作原理如下：A=0，B=0时，T1、T2并联（ON ），T3、T4串联（OFF ），输出Y=1。

A=0，B=1时，T1（OFF ），T2（ON ），T4（ON ），T3（OFF ），输出Y=1。

A=1，B=0时，T1（ON ），T2（OFF ），T3（ON ），T4（OFF ），输出Y=1。

A=1，B=1时，T1、T2并联（OFF ），T3、T4串联（ON ），输出Y=0。

因此构成与非的关系。

3、CMOS 或非门VDDABYCMOS 或非门组成原理如上图所示，其工作原理如下：A=0，B=0时，T1、T2都是ON ，T3、T4都是OFF ，输出Y=1。

A=0，B=1时，T1（ON ），T2（OFF ），T3（ON ），T4（OFF ），输出Y=0。

A=1，B=0时，T1（OFF ），T2（ON ），T3（OFF ），T4（OF ），输出Y=0。

A=1，B=1时，T1、T2都是OFF ，T3、T4都是ON ，输出Y=0。

因此构成或非的关系。

4、增加冗余项可以消除冒险，为什么？当变量从一个卡圈到另一个卡圈时会出现冒险，但是在卡圈重叠时不会发生，增加冗余项正是利用这一原则，增加了冗余项就增加了卡圈的重叠，这样就消除了冒险的发生。

如： F= AB+A B C两个卡诺圈相切,可能出现冒险.将F 变换为F= AB+A B C+AC 增加冗余项AC 后消除了上述冒险.ABC000111100 11115、基本触发器的原理基本RS触发器组成如下：由两个与非门组成，Q和！Q成互补输出。

CMOS逻辑门电路CMOS是互补对称MOS电路的简称（Complementary Metal-Oxide-Semiconductor），其电路结构都采用增强型PMOS管和增强型NMOS管按互补对称形式连接而成，由于CMOS 集成电路具有功耗低、工作电流电压范围宽、抗干扰能力强、输入阻抗高、扇出系数大、集成度高，成本低等一系列优点，其应用领域十分广泛，尤其在大规模集成电路中更显示出它的优越性，是目前得到广泛应用的器件。

一、CMOS反相器CMOS反相器是CMOS集成电路最基本的逻辑元件之一，其电路如图11-36所示，它是由一个增强型NMOS管T N和一个PMOS管T P按互补对称形式连接而成。

两管的栅极相连作为反相器的输入端，漏极相连作为输出端，T P管的衬底和源极相连接电源U DD，T N管的衬底与源极相连后接地，一般地U DD>(U TN+|U TP|)，(U TN和|U TP|是T N和T P的开启电压)。

当输入电压u i=“0”（低电平）时，NMOS管T N截止，而PMOS管T P导通，这时T N 管的阻抗比T P管的阻抗高的多，（两阻抗比值可高达106以上），电源电压主要降在T N上，输出电压为“1”（约为U DD）。

当输入电压u i=“1”（高电平）时，T N导通，T P截止，电源电压主要降在T P上，输出u o=“0”，可见此电路实现了逻辑“非”功能。

通过CMOS反相器电路原理分析，可发现CMOS门电路相比NMOS、PMOS门电路具有如下优点：①无论输入是高电平还是低电平，T N和T P两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。

②两管总是一个管子充分导通，这使得输出端的等效电容C L能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。

③由于输出低电平约为0V，输出高电平为U DD，因此，输出的逻辑幅度大。

CMOS反相器的电压传输特性如图11-37所示。

数字电路-03CMOS传输门实验应用一．实验目的1.掌握CMOS传输门的功能特点及应用方法。

2.了解用CMOS传输门实现逻辑运算功能的方法。

3.了解用CMOS传输门实现程控选频、程控放大的原理。

4.进一步练习信号幅度和周期的测量方法。

二．实验原理CMOS传输门TG（Transmission Gate）是由逻辑信号控制的电子开关，当控制信号为有效逻辑电平时，开关接通，为无效电平时，开关断开。

（1）TG的电路结构CMOS传输门由两个源、漏极结构相同的互补MOS并联，如图3-1所示。

源极、漏极互相连接构成输入或输出端，由于结构相同，所以两端可以互换。

两个MOS管的开启电压绝对值相同（VTN =∣VTP∣=VT），栅极由互补的逻辑信号C,C—控制，C控制NMOS，C—控制PMOS。

图3-1 CMOS传输门原理结构图3-2 CMOS传输门导通电阻特性（2）TG的控制特性：设被控信号Ui 从两个MOS管的源极输入，Ui的幅值范围在逻辑信号的高、低电平之间。

①当C为低电平V SS,C—为高电平V DD时，U GN为电路的最低电位，U GP为最高电位，所以在整个输入信号范围内，两个MOS管由于栅源反偏都截止，传输门关断，信号不能通过。

②当C为VDD ，C—为VSS时，若输入Ui小于VDD-UT，NMOS栅源正偏导通。

Ui越小，偏置电压UGSN 越大，漏源电阻RDSN越小。

同理，当Ui大于VSS+UT时，PMOS栅源正偏导通，RDSP随Ui 增加（USGP增加）而减小。

由于两管漏、源并接，漏源电阻并联，所以Ui变化时传输门的总导通电阻RDS基本不变，为数十欧姆左右，传输门接通，信号可以通过。

图3-2定性地表示了R DSN ，R DSP 以及并联等效电阻R DS 与U i 的特性关系。

（3）集成四传输门4016图3-3是集成四传输门4016的引脚排列图，其中1C ，2C ，3C ，4C 分别为四个传输门的逻辑控制端（C —信号在内部连接，没有引出）。

CMOS简介及应用CMOS集成电路CMOS同时可指互补式金氧半元件及制程。

在同样的功能需求下。

[1]自1958年美国德克萨斯仪器公司（TI）发明集成电路（IC）后，随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和MOS 型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃。

MOS是：金属-氧化物-半导体（Metal-Oxide-Semiconductor）结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。

由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC （Complementary MOS Integrated Circuit）。

数字集成电路按导电类型可分为双极型集成电路（主要为TTL）和单极型集成电路（CMOS、NMOS、PMOS等）。

CMOS电路的单门静态功耗在毫微瓦（nw）数量级。

电路原理CMOS，全称Complementary Metal Oxide Semiconductor，即互补金属氧化物半导体，是一种大规模应用于集成电路芯片制造的原料。

采用CMOS技术可以将成对的金属氧化物半导体场效应晶体管（MOSFET）集成在一块硅片上。

该技术通常用于生产RAM和交换应用系统，在计算机领域里通常指保存计算机基本启动信息（如日期、时间、启动设置等）的ROM芯片。

CMOS由PMOS管和NMOS管共同构成，它的特点是低功耗。

由于CMOS中一对MOS组成的门电路在瞬间要么PMOS导通、要么NMOS导通、要么都截至，比线性的三极管（BJT）效率要高得多，因此功耗很低。

相对于其他逻辑系列，CMOS逻辑电路具有以下优点：1、允许的电源电压范围宽，方便电源电路的设计2、逻辑摆幅大，使电路抗干扰能力强3、静态功耗低4、隔离栅结构使CMOS器件的输入电阻极大，从而使CMOS期间驱动同类逻辑门的能力比其他系列强得多发展历史早期的CMOS元件和主要的竞争对手BJT相比，很容易受到静电放电（ElectroStatic Discharge,ESD）的破坏。

CMOS传输门：又称模拟开关1.传输门：TG2.应用：a.用于数字电路传输：作为基本单元电路，组成逻辑电路，如数据选择器、触发器等。

b.用于模拟电路传输：应用于模数、数模转换电路，采样—保持电路，斩波电路等。

3.采样—保持电路：采样保持电路[1]（sample hold devices)简称S/H；它用在模拟/数字（A/D）转换系统中的一种电路。

作用是采集模拟输入电压在某一时刻的瞬时值，并在模数转换器进行转换期间保持输出电压不变，以供模数转换。

原因在于模数转换需要一定时间，在转换过程中，如果送给ADC的模拟量发生变化，则不能保证精度。

采样保持电路有两种工作状态：采样状态和保持状态。

采样状态：控制开关K闭合，输出跟随输入变化。

保持状态：控制开关K断开，由保持电容Ch维持该电路的输出不变。

运算放大器A2：典型的跟随器接法。

输入阻抗：高阻。

保持状态（K分）下Ch放电小，保持电压不变。

输出阻抗：小。

采样保持电路的负载能力大。

运算放大器A1：K闭合时为跟随器。

（不关心K断开的情况）。

输入阻抗：高阻。

对输入信号的负载能力要求小。

输出阻抗：小。

采样状态时，Ch上的电压快速跟随输入变化。

控制开关K：由接口电路控制。

4.什么是阻抗：在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。

阻抗常用Z表示，是一个复数，实部称为电阻，虚部称为电抗，其中电容在电路中对交流电所起的阻碍作用称为容抗,电感在电路中对交流电所起的阻碍作用称为感抗，电容和电感在电路中对交流电引起的阻碍作用总称为电抗。

阻抗的单位是欧。

5.斩波电路：将直流电变为另一固定电压或可调电压的直流电。

也称为直流--直流变换器（DC/DC Converter）。

一般指直接将直流电变为另一直流电，不包括直流—交流—直流。

斩波电路原来是指在电力运用中,出于某种需要,将正弦波的一部分"斩掉".(例如在电压为50V的时候,用电子元件使后面的50~0V部分截止,输出电压为0.)后来借用到DC-DC开关电源中,主要是在开关电源调压过程中,原来一条直线的电源,被线路"斩"成了一块一块的脉冲。

cmos传输门的工作原理CMOS传输门是数字电路中常用的一种逻辑门，它被广泛应用于计算机硬件、通信器材、集成电路等领域。

在CMOS传输门中，CMOS是表示“互补金属氧化物半导体”（Complementary Metal-Oxide-Semiconductor）的缩写，这是一种常用的半导体工艺，通过N型场效应管和P型场效应管的不同工作模式，实现了高效、低功耗的电路设计。

CMOS传输门的基本组成部分包括输入引脚、输出引脚和电路开关。

电路开关由两个场效应管组成，一个是N型MOS管，另一个是P型MOS管。

实际上，CMOS传输门与其他逻辑门的主要区别在于其基本结构。

在CMOS传输门中，输入引脚的电信号可以进入输入端的注入区，通过漏极进入输出端的管子，以此来产生输出信号。

对于CMOS传输门的学习，对其工作原理和适用范围的理解至关重要。

下面将详细阐述CMOS传输门的工作原理。

1. N型MOS管的工作原理N型MOS管是由N型半导体制成的，它具有以下几个基本特征：- 端子有源、漏、栅。

漏和栅是与N型半导体化学反应的金属或合金。

- N型MOS管的漏区和栅区之间的半导体体积很小，在这一区域中，N型半导体中的自由电子足以将电极之间的电势差改变到足够高的水平。

- 根据栅电势的变化，N型MOS管可以开启或关闭。

当栅电势高于某个阈值电平时，N 型MOS管的漏区和栅区之间的电阻变得非常小，形成了一个低阻电导路径。

2. P型MOS管的工作原理P型MOS管是由P型半导体制成的，它与N型MOS管有所不同。

以下是P型MOS管的几个基本特征：- 端子有源、漏、栅。

N型半导体化学反应的金属或合金是漏和栅。

- P型MOS管的漏区和栅区之间半导体体积很小，在这一区域中，P型半导体内部的空穴足以将电极之间的电势差改变到足够高的水平。

- 根据栅电势的变化，P型场效应管可以开启或关闭。

当栅电势低于某个阈值电平时，P型MOS管的漏区与栅区之间的电阻变得非常小，形成了一个低阻电导路径。