CMOS门电路工作原理介绍ppt课件

格式：ppt
大小：3.96 MB
文档页数：28

下载文档原格式

3. 逻辑门电路 CMOS的课件

0出V 电平vi）
D1 vO
2、列出真值表；S1 TN 3、确定逻辑功能。
vi vGSN vGSP TN TP vO
0 V 0V -10V 截止导通 10 V
10 V 10V 0V 导通截止 0 V
逻辑真值表
逻辑表达式
vi (A)
0
vO(L)
1
1
0
逻辑图
L A
A1 L
3.1.4 CMOS 反相器
V VOLmaxNL
V OL
V IL
3.1.2 逻辑门电路的一般特性
3.传输延迟时间
传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波
CMOS电路传输延迟时间
形的作用下，其输出波形相对于输入波形延迟了多长的时间。
50% 输入
t PHL
50% tPLH
类型参数
tPLH或 t (ns)
+5 V R
vo
S
2.产生的高、低电平半导体器件
iC
Rb
vI
VCC
Rc
V CC Rc
vo
vCE VCC
工作在饱和区:输出低电平工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管ch305.avi 利用电场效应来控制电流的三极管，称为场效应管，也
称单极型三极管。
由金属、氧化物和半导体制成。称为金属-氧化物-半导体场效应管，或简称 MOS 场效应管。
3. 逻辑门电路
教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。

《CMOS集成电路基础》课件

智能传感器和可穿戴设备的普及
随着智能传感器和可穿戴设备的普及，CMOS集成电路将在这些领域发挥重要作用，实现更高效、更低功耗的数据采集和处理。
神经网络和类脑计算的发展
CMOS集成电路将在神经网络和类脑计算领域发挥重要作用，推动人工智能技术的进一步发展。
系统级芯片的广泛应用
随着系统级芯片的广泛应用，CMOS集成电路将与不同芯片和模块进行集成，实现更高效、更低功耗的系
晶圆制备
将高纯度硅材料加工成晶圆，作为集成电路的基底。
薄膜沉积
在晶圆表面沉积所需厚度的薄膜，形成各种有源和无源器件
。
光刻与刻蚀
通过光刻技术将设计好的电路版图转移到晶圆表面，然后进
行刻蚀，形成电路图形。
掺杂与退火
通过掺杂工艺在晶圆中引入不同元素，形成PN结和导电通
道，并进行退火处理。
03
每个逻辑门电路由NMOS和PMOS晶体管组成，形成反相器或与门、或门等基本逻辑门。
工作原理
01
CMOS集成电路的工作原理基于 NMOS和PMOS晶体管的开关特性。当输入信号发生变化时， NMOS和PMOS晶体管会交替导
02 通和截止，从而实现逻辑功能。
CMOS电路的电压摆幅较小，因此功耗较低。此外，CMOS电路还具有噪声容限高、抗干扰能力强等优点。
我们应该如何学习和掌握CMOS集成电路技术
理论与实践结合
在学习过程中，应注重理论与实践相结合，通过实验和项目实践加深对理论知识的
理解。
持续学习与更新知识
随着技术的不断进步，应保持持续学习的态度，关注新技术、新工艺的发展，不断更新自己的知识储备。
培养问题解决能力

CMOS漏极开路门和三态门电路PPT课件

0A 0B
0C 0D
0E 0F
VDD
&
I0Z
&
I0Z
&
RP 1
IIH
& 3IIH I0Z
IOZ(total) —全部驱动门输出高电平时的漏电流总和；
IIH(total) —全部负载门输入端为高电平时的输入电流
总和；实际上，若要求速度快，RP的值就取近RP(min)的标
准值，若要求功耗小，RP的值就取近RP(max)的标准值。•5
VDD
A
&
RP
1.5KΩ
1
B
&
&
VDD
RP 1.5KΩ
RP
VO
100pF
RNon
100Ω
CL >1RMNΩoff
VDD
1.5KΩ
VO
100pF
CL
OD门输出高电平→低电平：放电时间常数10ns
OD门输出由低电平→高电平：充电时间常数为 150ns，上升时间很长，工作速度快时，应避免用以驱动大电容负载。
CMOS漏极开路门和三态门电路 1、CMOS漏极开路门电路
（1）漏极开路门电路的结构和符号 ①线与：将两个门的输出端并联以实现与逻辑的功能。观察如下的实现电路：
导通
vI1L
截止
VDD
vO1H
vO2L
截止
vI2H
导通
由图可见：电流很大,器件会损坏;且无法确定输出是高还是低电平。解决此问题可采用漏极开路（OD）门代之。
•3
(3)上拉电阻计算
①RP(min)的确定：只有一个OD门导通情况
RP≥ RP(min)=

CMOS门电路实用PPT课件

（ N沟道增强型 MOS 管为例）
VDD
RD
ID
D
uO
G
ui
S•
0
VGS(TH)
ID vGS 0
vGS>VGS(TH)
vGS<VGS(TH) vDS
➢ 当vI<VGS（TH）时：
MOS管工作在截止区，
vO=VOH≈VDD
➢ 当vI>VGS（TH）时：
在可变电阻区，沟道电阻很小，
vO=VOL≈0V
10
✓ vI = VDD-|VTP|~VDD段：仍假设TN导通，则vI传到vO后，有UGS（TN）<VTN→ TN 截止，与假设相矛盾。故此段TN截止。
第27页/共34页
vI 0 VTN
VDD-|VTP| VDD
C’=0 VDD
TP
G
S
D
TN通
TN止 TN
vI
vo
TP止
TP通
TP
TN D
S
RL
G
C=VDD
① CMOS传输门：控制信号传输的门
可实现双向传输
ui/uo
利用P沟道MOS管和N沟道MOS管的互补性构成。
C和C'是一对互补的控制信号。
C' TP
VDD uo/ui
TN C
电路结构
TP : VTP < 0 TN : VTN > 0
︱UGS（TP）︱ >︱ VTP︱ UGS（TN） > VTN
VTN=︱VTP︱
定义：开启电压（ UT）—— 沟道刚开始形成时的栅源电压UGS。（一般2 ~ 3V）
S VDS
-
VGS
-D -G iD

第3章CMOS门电路ppt课件42页PPT

Very High Speed CMOS Very High Speed CMOS，TTL compatible
sunwq@
34
内容提要
半导体和PN结 MOS晶体管 CMOS门电路双极型逻辑和TTL电路
sunwq@
35
TTL反相器
sunwq@
22
CMOS反相器
sunwq@
23
CMOS反相器的开关模型
sunwq@
24
CMOS反相器的另一种表示法
sunwq@
25
CMOS与非门
sunwq@
26
CMOS与非门的开关模型
mm: 74/54，表示民用或军用 FAM：系列助记符，例如HCT，AHC等 nn：功能描述代码 74HC30/74HCT30/74AHC30等均表示8输入与非门
HC/HCT
High Speed CMOS High Speed CMOS, TTL compatible
VHC/VHCT (80’s-90’s)
sunwq@
4
半导体材料硅(Si)
硅的晶格Байду номын сангаас构（平面图）
硅的晶格结构
sunwq@
5
半导体材料硅(Si)
VCC
硅的晶格结构（平面图）
硅的晶格结构
sunwq@
电子移动方向电流方向
6
半导体的掺杂
半导体中参与导电的实体—载流子(Carrier) 电子空穴通过改变载流子的数量，可以改变半导体的导电特性
sunwq@
27
更多输入的CMOS与非门
sunwq@
1. 它的开关模型？ 2. 门的数量和输入的关系？28

TTL门电路和CMOS门电路PPT课件

当外加电压突然由正向变为反向时，存储电荷反向电场的作用下，形成较大的反向电流。经过ts后，存储电荷显著减少，反向电流迅速衰减并趋于稳态时的反向饱和电流。
第6页/共130页
反向恢复时间即存储电荷消失所需要的时间，它远大于正向导通所需要的时间。这就是说，二极管的开通时间是很短的，它对开关速度的影响很小，以致可以忽略不计。
iI (mA)
-0.7 0 VDD + 0.7 vI (V)
在–0.7V ～ (VDD+0.7)V以外的区域， iI从零开始增大，并随 vI增加急剧上升，原因是保护电路中的二极管已进入导通状态。
注意：由于门电路输入端的绝缘层使输入的阻抗极高，若有静电感应会在悬空的输入端产生不定的电位，故 CMOS门电路的输入端不允许悬空。
D
+ +－
+
ui=5V 0.7V RL uo
－
－
ui=5V 时的等效电路
ui＝5V时，二极管导通，如同0.7V的电压源， uo＝4.3V。
第5页/共130页
当外加电压由反向突然变为正向时，要等到PN结内部建立起足够的电荷梯度后才开始有扩散电流形成，因而正向电流的建立稍微滞后一点。
反向恢复时间（几纳秒内）
VDD
导通
TP v
O
TN
vo=“１”
截止
第23页/共130页
vI=1
VDD
截止
T1
vI
v
O
vo=“０”
T2
导通
静态下，无论vI是高电平还是低电平，T1、T2总有一个截止，因此CMOS反相器的静态功耗极小。
第24页/共130页
二、电压传输特性和电流传输特性

第五章(4) 静态CMOS逻辑电路.ppt

Vin VDD ：NMOS管工作线性区 (Vout Vin VTN ) ；
PMOS管工作在饱和区 (Vout VTP ) ；
此时电流相等，即： IDN IDP
IDN KN [(Vin VTN )2 (Vin Vout VTN )2 ]
KP (VDD VTP )2
VOL
(VDD VTP )2 2Kr (VDD VTN
双传输晶体管逻辑(DPL)
几种传输门电路的比较
CPL和CMOS传输门电路中，两个传输通路分别受A和A 控制，A为高电平时传输B， A为低电平时传输B。
DPL电路中两个NMOS传输管受A和A控制，分别传送B 和B，两个PMOS管分别受B 和B控制，分别传输A和A。输出低电平时主要NMOS传输管起作用，传输高电平时主要PMOS管起作用。
F
Out
VSS
pseudo-NMOS inverter
Pulldown Network
OUT
Idn
Pseudo-NMOS AOI
5
类NMOS反相器的工作分析
PMOS管：常通
VDD VGS VTP ,VOUT VDD VDS VGS VT，P VDD VTP
VOUT VTP：工作VDD在线性区；
CMOS传输门传输低电平特性
CMOS传输门在恒定的栅源电压下，先工作在饱和区，然后进入线性区。
尽管第三个阶段时PMOS 截止，NMOS仍然线性区导通，直到|VDSN|=VinVout=0时，即Vout=0时传输才结束。可以无损耗传输低电平。
3
类NMOS电路只用NMOS管串并联构成逻辑功能块，上拉通路用一个常导通的PMOS管代替复杂的PMOS逻辑功能块。
因此，对于n输入逻辑门，类NMOS电路只需要n+1个MOS管。比静态CMOS逻辑门节省了近一半器件。

CMOS门电路工作原理介绍课件

工作台台面等良好接地。
操作人员的服装和手套等应选用无静电的原料制作。
3）不用的输入端不应悬空。
学习交流PPT
上页下页返回
26
2. 输入电路的过流保护
由于输入保护电路中的钳位二极管电流容量有限，所以在可能出现较大输入电流的场合，必须采取以下保护措施： 1）输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻，保证输入保护电路中的二极管导通时电流不超过1mA。 2）输入端接有大电容时，应在输入端和电容之间接入保护电阻。
DO / DI
D I
G2
线
学习交流PPT
上页下页返回
25
五、CMOS电路的正确使用
1. 输入电路的静电防护为防止静电电压造成的损坏，应注意以下几点：
1）在存储和运输CMOS器件时，
不要使用易产生静电高压的化工材料和化纤织物包装，
最好采用金属屏蔽层作包装材料。
2）组装、调试时，应使电烙铁和其他工具、仪表、
传输门的另一个用途是作模拟开关，用来传输连续变化的模拟电压信号。
C
vI / vO
TG v O / v I
C
vI / vO
SW v O / v I
C
vI
SW v O
RL
模拟开关的导通内阻为RTG。 C=0时开关截止。
C=1时开关接通。
vO
RL
RL RTG
vI
学习交流PPT
上页下页返回
23
5. 三态输出的 CMOS门电路
学习交流PPT
上页下页返回
18
3. 漏极开路的门电路（OD门）
VDD1
CC40107
VDD2

04-z0703_基本CMOS逻辑门电路课件

输入高电平
0
VILmax VIHmin 5 VIN
/V
无定义
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
VOUT /V
5 VOHmin
输出高电平
无定义
VOLmax
0
VILmax VIHmin 5
VIN /V
输出低电平
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOH(max)
+VDD +5V
A
TP1
B
TP2
L
TN1
TN2
或非门 A B
L AB
其他基本CMOS逻辑门电路
例：分析CMOS电路，说明其逻辑功能。 A B
L AB X
AB A B
A
AB AB
TP1 TP2 X
AB
异或门电路
B
TN1
TN2
VDD
TP3
TP4
TP5 L
TN5
TN4
TN3
3.CMOS传输门
传输门的结构及工作原理
vI /vO
C
TP + VDD
0VV
vO /vI
TN
C
传输门电路结构
C
C
vI /vO
TG
vO /vI
C
符号
等效电路 υI / υO
υo/ υI
3.CMOS传输门
传输门的结构及工作原理
C +5V
0V到+5V
vI /vO
截止TP
+ VDD 0VV
截止TN
C 0V
vO /vI
设: VTN=2V，VTP= –2V

CMOS工作原理及应用ppt课件

4
精选课件ppt
CMOS图像传感器的组成
组成： CMOS图像传感器的原理
如图所示，通常由像敏单元阵列、行驱动器、列时序控制逻辑、A/D转换器、数据总线输出接口、控制接口等几部分组成，这几部分通常都被集成在同一块硅片上。
5
精选课件ppt
CMOS图像传感器的像素阵列
6
精选课件ppt
CMOS图像传感器的像素阵列由大量相同的像素单元组成，这些相同的像素单元是传感器的关键部分。
分辨率
12
精选课件ppt
噪声特性
由于数码相机本身采用大量的电子器材，所拍摄的影像质量很容易受到电子原件的电磁溢波干扰， CMOS图像传感器上残存的能量以及运作环境温度升高（机体运作时间过久）所产生的自然噪声。这些噪声会被纪录在你所拍摄的影像画面中，你可以透过单一色调的拍摄（黑色）做为观察 Noise的指标。
7
精选课件ppt
量子效率高。但它
的读出噪声大,一般为250rms,而商用的CCD读出噪声可低于20rms。不利于向大型阵列发展,
不利于提高读出速
有源像素传感器
这种有源像素传感器的像素单元通常称为3T(3-Trnasistor)结构，在像素单元中，除一个光二极管外，还包括一个重置(Reset)MOS管、一个源极跟随器(Source Follower) MOS管和一个行选MOS管。
22
精选课件ppt
对地观察卫星的主要遥感成像技术:
在目前，对于重量小于10kg的纳型卫星来说，光成像技术（以可见光为主）将是纳型卫星完成对地观察任务的主要手段。而在可见光统中，其电子光学系统中广泛使用固体成像器件（如CCD ）进行遥感成像。CMOS成像器件由于其本身优点，在微纳卫星上具有广泛应用前景。一种典型的模块化遥感微纳卫星如图，其中采用了大量新技术，如CMOS相机、星传感器，基于MEMS的微型陀螺、微加速度计，使用了 250MIPS的微处理器与8GB的动态存储器等。

cmos逻辑门电路PPT课件

0 UT uGS(V) 0 转移特性曲线
2V uDS(V) 输出特性曲线
2.6.1 CMOS反相器
1. MOS管的开关特性
UCC
R
uo
D
ui
S
负载线
ID
ui=“1”
0 uo=“0”
ui=“0”
UDS
uo=“1”
2.6.1 CMOS反相器
MOS管的漏极D和源极S当作一个受栅源电压控制的开关。 VGS＞ VT时，D，S间形成导电沟道，开关闭合。 VGS＜VT时，D，S间没有导电沟道，开关断开。
④CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进， CMOS电路的工作速度已有了大幅度的提高。
{End}
3. CMOS “异或” 门电路
AB L 00 0 01 1
1
0 1
0
1
00
0
2.6.2 CMOS门电路
3. CMOS “异或” 门电路
AB L 00 0 01 1 10 1
0
1
0
1
1 00
0
0
2.6.2 CMOS门电路
3. CMOS “异或” 门电路
AB L 00 0 01 1 10 1 11 0
①利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门、OD门和传输门。
②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。
③TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

Y (AB)
存在和与非门类似的问题。
17
上页下页返回
2.带缓冲级的CMOS门电路
第三节 CMOS门电路
电路构成：在门电路的每个输入端、输出端各增设一级反相器，加进的这些反相器具有标准参数，所以称为缓冲器。优点：这些带缓冲级的门电路，其输出电阻和输出的高、低电平以及电压传输特性将不受输入端状态的影响，电压传输特性的转折区也变得更陡。
Y
EN
总
DO
G1
DO / DI
D I
G2
线
上页下页返回
25
第三节 CMOS门电路
五、CMOS电路的正确使用
1. 输入电路的静电防护为防止静电电压造成的损坏，应注意以下几点：
1）在存储和运输CMOS器件时，
不要使用易产生静电高压的化工材料和化纤织物包装，
最好采用金属屏蔽层作包装材料。
2）组装、调试时，应使电烙铁和其他工具、仪表、
vI -
- D-S间相当于一个闭合的开关。
若参数选择合理
输入低电平时MOS管截止，输出高电平。
输入高电平时MOS管导通，输出低电平。
上页下页返回
5
第三节 CMOS门电路
4. MOS管的开关等效电路
D
D
G CI
G CI
RON
S
S
截止状态
导通状态
CI代表栅极的输入电容， CI的数值约为几皮法。
RON为MOS管导通状态下的内阻，约在1kΩ以内。
vGS
vDS +
G
+ iD
D
N+
N+
G
P型衬底(B)
第三节 CMOS门电路
D B
S
当vDS> 0，但 vGS= 0 时，D-S间不导通， iD= 0 。
当vDS> 0，且vGS> vGS(th) (MOS管的开启电压）
时，栅极下面的衬底表面形成一个N型反型层。这个反型层构成了D-S间的导电沟道，有 iD流通。
CMOS反相器的电路图
输入与输出之间为逻辑非的关系。
CMOS反相器的静态功耗极小
上页下页返回
7
第三节 CMOS门电路
2. 电压传输特性
vO
VDD A B
T1的开启电压
1 2
V
D
D
VGH(th)N
VGH(th)P
T2的开 O 启电压
CD
1 2 V DD
VDD vI
CMOS反相器的电压传输特性
阈值电压VTH
C
C
C1,C0 时，传输门导通。 C0,C1 时，传输门截止。
上页下页返回
21
第三节 CMOS门电路
利用 CMOS传输门和CMOS反相器可以组合成各种复杂的逻辑电路，如异或门、数据选择器、寄存器、计数器等。
用反相器和传输门构成异或门电路
A
B
TG1
A
Y
B
Y
TG2
YAB
22
上页下页返回
第三节 CMOS门电路
传输门的另一个用途是作模拟开关，用来传输连续变化的模拟电压信号。
C
vI / vO
TG v O / v I
C
vI / vO
SW v O / v I
C
vI
SW v O
RL
模拟开关的导通内阻为RTG。 C=0时开关截止。
23
C=1时开关接通。
vO
RL
RL RTG
vI
上页下页返回
5. 三态输出的 CMOS门电路
（1）CMOS与非门电路
VDD 当A，B两个输入端全为“1”时，
T3
T4
T1和T2都导通，T3和T4都截止，
Y 输出端为“0”。
T2
当输入端有一个或全为“0”时，
A
T1或T2（或都）截止，T3或T4 （或
都）导通，
B
T1
输出端Y为“1” 。
CMOS与非门
Y (AB)
缺点：1. 输入端的工作状态不同时影响电压传输特性。
O IOH CMOS反相器的高电平输出特性
上页下页返回
14
第三节 CMOS门电路
四、其他类型的CMOS门电路
1.其他逻辑功能的CMOS门电路
在CMOS门电路的系列产品中，除反相器外常用的还有：与非门、或非门、与门、或门、与或非门、异或门等几种。
上页下页返回
15
第三节 CMOS门电路
上页下页返回
3
iD/mA 可变
电阻区
恒流区
O 截止区
输出特性曲线
vGS=UT vDS/V
第三节 CMOS门电路
漏极特性曲线分为三个工作区。
截止区 VGS VGS(th) 漏极和源极之间没有导电沟道， iD≈0。
可变电阻区当vGS一定时，iD与vDS之比近似等于一个常数，具有类似于线性电阻的性质。
AB段： T1导通， T2截止， VO = VOH ≈ VDD。
CD段： T2导通， T1截止， VO = VOL ≈ 0。
BC段： T1 、T2同时导通，为转折区。
上页下页返回
8
3. 电流传输特性
iD
V G S(th)N
VGS(th)P
AB
CD
O
1 2
V
D
D
v V D D
I
第三节 CMOS门电路
3）输入端接长线时，应在门电路的输入端接入保护电阻。
上页下页返回
27
第三节 CMOS门电路
3. CMOS电路锁定效应的防护锁定效应或称为可控硅效应，
是CMOS电路中的一个特有问题。
发生锁定效应以后往往会造成器件的永久失效，
为防止发生锁定效应，可以采取以下防护措施：
1）在输入端和输出端设置钳位电路。
上页下页返回
6
第三节 CMOS门电路
二、CMOS反相器的电路结构和工作原理
1. 电路结构
V DD
T1
iD
当vI = VIL= 0时，T1导通，T2截止，输出为高电平VOH ≈ VDD 。
vI
v O 当vI = VIH= VDD 时， T2导通，
T 2 V SS
T1截止，输出为低电平VOL ≈ 0。
工作台台面等良好接地。
操作人员的服装和手套等应选用无静电的原料制作。
3）不用的输入端不应悬空。
26
上页下页返回
2. 输入电路的过流保护
第三节 CMOS门电路
由于输入保护电路中的钳位二极管电流容量有限，所以在可能出现较大输入电流的场合，必须采取以下保护措施： 1）输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻，保证输入保护电路中的二极管导通时电流不超过1mA。 2）输入端接有大电容时，应在输入端和电容之间接入保护电阻。
4
恒流区 iD的大小基本上由vGS 决定，vDS的变化对iD 的影响很小。
上页下页返回
3. MOS管的基本开关电路
第三节 CMOS门电路
VDD RD +
当vI =vGS <vGS(th) 时， VOH ≈VDD ， D-S间相当于一个断开的开关。
+
iD vO 当vI >vGS(th) 并继续升高， VOL ≈0，
11
74HC系列的输入保护电路上页下页返回
输入特性曲线
iI
第三节 CMOS门电路 iI
-0.7V O
VDD+0.7V vI
-0.7V O
VDD+0.7V vI
CC400系列的输入特性
74HC系列的输入特性
上页下页返回
12
2. 输出特性
第三节 CMOS门电路
低电平输出特性当输出为低电平时，工作状态如下图所示。
2）在VDD可能出现瞬时高电压时, 在CMOS电路的电源输入端加去耦电路。
3）当系统由几个电源分别供电时，
各电源的开关顺序必须合理。
28
上页下页返回
三态输出的 CMOS反相器
V DD
EN
T1
A
Y
T2
第三节 CMOS门电路动画
EN
A
Y
EN1时，输出呈现高阻态。
EN0时，反相器正常工作。
上页下页返回
24
第三节 CMOS门电路
用三态输出反相器接成总线结构
EN1
A1
G1
总
EN 2
A2 G2
…
… …
线
EN n An Gn
用三态输出反相器实现数据双向传输
上页下页返回
2
第三节 CMOS门电路
2. MOS管的输入特性和输出特性
iD/mA
iD/mA
iD
+
+
vDS
vGS -
-
共源接法
O
输出特性曲线
vGS=UT
vDS/V
O V G S ( th ) vGS/V
转移特性曲线
共源接法下的输出特性曲线又称为MOS管的漏极特性曲线。
表示iD与vGS关系的曲线称为MOS管的转移特性曲线。
线与连接方法
Y1 VDD
RL
Y
A B
Y2
A
B
Hale Waihona Puke VDDG1 Y1 G2 Y2
RL Y
线与逻辑符号
Y (AB)
(A B )(C D ) (A B C D )
上页下页返回
20
第三节 CMOS门电路