下载文档原格式
目录摘要 (I)1课程设计目的及要求 (1)1.1 课程设计的目的 (1)1.2 课程设计的要求 (1)23位二进制同步减法计数器（无效状态为001 100） (1)2.1 基本原理 (1)2.2 设计过程 (1)2.2.1 状态图 (1)2.2.2 卡诺图 (1)2.2.3 特性方程，驱动方程 (3)2.3 设计电路图 (3)2.4 最后结果 (4)3序列信号发生器（101001） (8)3.1 基本原理 (8)3.2设计过程 (8)3.2.1 特性表 (8)3.2.2 输出方程 (9)3.3 设计电路图 (9)3.4 最后结果 (10)4设计总结和体会 (14)5参考文献 (15)1 课程设计目的及要求1.1 课程设计的目的1.学会使用数字电子实验平台2.熟悉各个芯片和电路的接法3.熟练掌握设计触发器的算法4.懂得基本数字电子电路的功能，会分析，会设计1.2 课程设计的要求1.设计3位二进制同步加法计数器（无效状态为001 100）2.设计一个序列信号发生器（期序列为101001）2 设计3位二进制同步加法计数器(无效状态为001 100) 2.1 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N 进制。
计数器不仅有加法计数器，也有减法计数器。
一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
设计同步计数器按照下面的思路进行分析！2.2 设计过程2.2.1 状态图000 111 110 101 011 010时序逻辑问题状态赋值状态转换图最简逻辑表达式逻辑图检查能否自启动选定触发器类型2.2.2卡诺图00 01 11 10111 xxx 010 000xxx 011 110 101图 2.100 01 11 101 x 0 0x 0 1 1图 2.200 01 11 101 x 1 1x 1 1 0图 2.300 01 11 101 x 0 0x 1 0 1图 2.41Q1nQ0nQ2nQ1nQ0nQ2n1Q1n+1的卡诺图Q1nQ0nQ2n1Q1nQ0nQ2n12.2.3 驱动方程 状态方程 状态方程:12n Q+=1n Q 2n Q +1n Q 2n Q11n Q +=1nQ +0n Q 1nQ10n Q+=2n Q 0nQ +0n Q 1nQ +1n Q 0nQ驱动方程： J 2=1n Q K 2=1nQ J 1=1 K 1=0nQ J 0=2nQ 1nQ K 0=1n Q 2.3 设计电路图实验结果可通过数字显示器的数字变化和灯泡亮灭对比检验，较直观易懂，容易验证电路是否正确。
目录1课程设计的目的与作用...................................... 错误!未定义书签。
2设计任务.................................................. 错误!未定义书签。
2.1加法计数器........................................... 错误!未定义书签。
2.2序列信号发生器....................................... 错误!未定义书签。
2.3 256进制的加法器..................................... 错误!未定义书签。
3设计原理.................................................. 错误!未定义书签。
3.1加法计数器........................................... 错误!未定义书签。
3.2序列信号发生器 (2)3.3用集成芯片设计一个256进制的加法器 (2)4实验步骤 (3)4.1加法计数器 (3)4.2序列信号发生器 (7)4.3用集成芯片设计一个256进制的加法器 (9)5仿真结果与分析 (11)6设计总结与体会 (11)7参考文献.................................................. 错误!未定义书签。
1课程设计的目的与作用1.了解同步计数器及序列信号发生器工作原理；2.掌握计数器电路的分析，设计方法及应用；3.掌握序列信号发生器的分析，设计方法及应用2 设计任务2.1加法计数器1.设计一个循环型3位2进制加法计数器，其中无效状态为（000，001），组合电路选用与门和与非门等。
2.根据自己的设计接线。
3.检查无误后，测试其功能。
2.2序列信号发生器1.设计一个能循环产生给定序列的序列信号发生器，其中发生序列（0001），组合电路选用与门和与非门等。
目录1数字电子部分................................................................................................................ 错误！未定义书签。
1.1课程设计目的与作用 (2)1.2六进制同步减法计数器(无效状000 001) (2)1.2.1基本原理 (2)1.2.2设计的电路图 (4)1.2.3 运行结果 (4)1.3 串行数据检测电路 (5)1.3.1基本原理 (5)1.3.2设计框图 (8)1.3.3 运行结果 (8)1.4 设计总结和体会 (9)1.1课程设计目的与作用1.学会使用数字电子实验平台2.熟悉各个芯片和电路的接法3.熟练掌握设计触发器的算法4.懂得基本数字电子电路的功能，会分析，会设计1.2六进制同步减法计数器(无效状000 001) 1.2.1基本原理状态图111-->110-->101-->100-->011-->010卡诺图10n Q +状态方程1210202n n n n n nQ Q Q Q Q Q +=+ 1101021n n n n n nQ Q Q Q Q Q +=+100n nQ Q +=驱动方程20210n n nJ Q K Q Q ==10102n n nJ Q K Q Q ==0011J K ==1.2.2设计的电路图图1.2.2.1 三位二进制减法计数器1.2.3 运行结果J1=0 J2=1J1=1 J2=0 均亮J1=J2=1时1234561.3 串行数据检测电路1.3.1基本原理状态图卡诺图Y11n Q10n Q +状态方程10100n n n nQ XQ Q X Q +=+ 11011()n n n n Q XQ Q Q +=+驱动方程00J XK XQ ==1010n n J XQ K XQ ==1.3.2设计框图图1.3.2.1 串行序列检测器1.3.3 运行结果J3 Q1 Q0 X2开0 0 不亮关0 1 不亮关 1 1 不亮关 1 0 亮J3=1时J3=0时1231.4 设计总结和体会通过这次学习课设初步学会了使用Multisim这款软件，用它来模拟数电上电路，对我数电知识的学习和理解有很大帮助。
数字电⼦设计3位2进制同步计数器（约束项：000,010）串⾏序列信号检测器矩形波发⽣电路求和电路课程设计任务书⽬录1数字电⼦设计部分 (1)1.1课程设计的内容和要求 (1)1.2计数器设计原理 (1)1.2.1三位⼆进制同步计数器状态图（000，010） (1)1.2.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果 (1) 1.2.3逻辑接线图 (4)1.2.4仿真结果 (5)1.3串⾏序列检测器设计原理 (8)1.3.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果 (8) 1.3.3、逻辑接线图 (11)1.3.4.仿真结果 (11)1.4 设计总结和体会 (13)2.模拟电⼦设计部分 (14)2.1课程设计的⽬的 (14)2.2矩形波发⽣器 (14)2.2.1简单原理及性能指标 (14)2.2.2结论 (15)2.2.3矩形波发⽣电路的仿真 (16)(1)仿真电路图 (16)(2)仿真波形及数据 (17)2.2.4结果分析 (22)2.3反相输⼊求和运算电路 (22)2.3.1简单原理及性能指标 (22)2.3.2结论 (23)2.3.3反相输⼊求和电路仿真 (23)图2.3.1反向输⼊求和电路仿真图 (24)(2)仿真结果 (24)图2.3.2仿真结果 (24)2.4误差分析 (24)2.4.1误差因素 (24)2.4.2改进⽅法 (25)2.5.设计总结和体会 (25)3.参考⽂献 (25)1数字电⼦设计部分1.1课程设计的内容和要求（1）了解同步加法计数器⼯作原理和逻辑功能。
（2）掌握计数器电路的分析，设计⽅法及应⽤。
（3）学会正确使⽤JK触发器。
1.2计数器设计原理1.2.1三位⼆进制同步计数器状态图（000，010）0011.2.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果（1）选择触发器由于JK触发器功能齐全、使⽤灵活，故选⽤3个下降沿JK触发器。
（2）求时钟⽅程CP0=CP1=CP2=CP（3）求输出⽅程输出⽅程的卡诺图为：图1.2.1输出⽅程的卡诺图（4）状态⽅程：次态卡诺图：N+1的次态卡诺图为：Q2N+1的次态卡诺图图1.2.2Q2Q1N+1的次态卡诺图为：N+1的次态卡诺图图1.2.3Q1N+1的次态卡诺图为QN+1的次态卡诺图图1.2.4 Q状态⽅程:Q2n+1=+=+=+(5) 驱动⽅程为:===1===(6) 检查能否⾃启动（⽆效状态000、010）000 001010 011所以能⾃启动。
成绩评定表课程设计任务书目录1课程设计的目的及作用 (4)2设计任务 (4)3设计过程 (4)3.1三位二进制减法计数器（无效态：000,011） (4)3.2串行序列检测器（检测序列：1010） (6)3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程 (8)4设计仿电路图 (8)4.1三位二进制减法计数器仿真电路图 (8)4.2串行序列检测器仿真电路图 (9)4.3基于74191芯片仿真设计23进制减法计数器仿真电路图 (9)5仿真结果分析 (10)5.1三位二进制减法计数器仿真结果分析 (10)5.2串行序列检测器仿真结果分析 (10)5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析 (10)6设计总结 (10)7参考文献 (11)1课程设计的目的及作用1、了解同步减法计数器工作原理和逻辑功能。
2、掌握串行序列检测器的分析，设计方法及应用。
3、掌握计数器电路的分析，设计方法及应用。
4、学会正确使用JK 触发器。
2设计任务1、三位二进制减法计数器（无效态：000，011）2、串行序列检测器（检测序列：1010）3、基于74191芯片仿真设计23进制减法计数器并显示计数过程3设计过程3.1三位二进制减法计数器（无效态：000,011）1、状态图001 010 100 101 110 1112、选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器3、状态方程三位二进制同步减法计数器次态卡诺图如图1.3.1.1所示：n nQ图3.1.1 三位二进制同步减法计数器次态卡诺图Q 2n+1的卡诺图：nnQ图3.1.2 Q 2n+1 的卡诺图Q 1n+1的卡诺图：n nQ 2图3.1.3 Q 1n+1的卡诺图Q 0n+1的卡诺图：n nQ图3.1.4 Q 0n+1的卡诺图 由卡诺图得出状态方程为：Q 0n+1=Q 1n Q 0n ̅̅̅̅+Q 2n ̅̅̅̅ Q 0n Q 1n+1=(Q 0n ̅̅̅̅+Q 2n ̅̅̅̅)Q 1n ̅̅̅̅+Q 0n Q 1nQ 2n+1=Q 0n +Q 2n Q 1n4、驱动方程J 0=Q 1n J 1=Q 2n Q 0n ̅̅̅̅̅̅̅̅ J 2=Q 0n K 0=Q 2n K 1=Q 0n ̅̅̅̅ K 2=Q 0n ̅̅̅̅ Q 1n ̅̅̅̅5、时钟方程 CP =CP 0=CP 1=CP 26、检查能否自启动/0 /0001 000 111(有效状态)可以自启动7、实验结果：111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）3.2串行序列检测器（检测序列：1010）1、最简状态图图3.2.1最简状态图2、选择的触发器名称:选用两个CP 下降沿触发的边沿JK 触发器3、输出方程: Y =X ̅ Q 1n Q 0n ̅̅̅̅4、状态方程三位二进制同次态卡诺图：n nQ 2图3.2.2 三位二进制同步减法计数器次态卡诺图Y 的卡诺图：n n图 3.2.3 Y 的卡诺图Q 1n+1的卡诺图：Q 1n Q 0n图3.2.4 Q 1n+1的卡诺图Q 0n+1的卡诺图：Q nQ n图3.2.5 Q 0n+1的卡诺图由卡诺图得出状态方程为：Y =X ̅Q 1n Q 2n ̅̅̅̅ Q 1n+1=X ̅Q 1n ̅̅̅̅Q 0n +XQ 1n Q 0n Q 0n+1=Q 1n ̅̅̅̅Q 0n +XQ 1n ̅̅̅̅ Q 0n ̅̅̅̅+XQ 1n Q 0n ̅̅̅̅5、驱动方程J 0=X J 1=X ̅Q 0nK 0=Q 1n K 1=Q 0n X̅̅̅̅̅̅6、时钟方程 CP =CP 0=CP 17、实验结果 ：按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为： 000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q 1n Q 0nY 顺序）3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程1、写出S N 的二进制代码S N =S 23=101112、求归零逻辑P N =P 12=Q 4n Q 2n Q 1n Q 0nCR ̅̅̅̅=CT/LD ̅̅̅̅̅̅̅̅̅̅̅̅=P N ̅̅̅̅=P 23̅̅̅̅=Q 4n Q 2n Q 1n Q 0n ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅4、异步置数的值23−1=22 （22）10=（10110）24设计仿电路图4.1三位二进制减法计数器仿真电路图图4.1.1三位二进制减法计数器电路图DCD_HEX_BLUE4.2串行序列检测器仿真电路图图4.2.1串行序列检测器电路图4.3基于74191芯片仿真设计23进制减法计数器仿真电路图图4.3.1基于74191芯片仿真设计23进制减法计数器5 VX2X3U95仿真结果分析5.1三位二进制减法计数器仿真结果分析111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）显示屏：7 6 5 4 2 15.2串行序列检测器仿真结果分析按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为：000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q1n Q0n Y顺序）5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析显示屏：16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 0706 05 04 03 02 01 006设计总结通过本次设计，我系统的学习了multisim软件。
目录1设计目与作用 (1)1.1设计目及设计规定 (1)1.2设计作用 (1)2设计任务 (1)3三位二进制减法计数器设计 (1)3.1设计原理 (1)3.2设计过程 (2)4 74161构成227进制同步计数器并显示 (4)4.1设计原理 (4)4.2设计过程 (4)5仿真成果分析 (5)5.1三位二进制减法计数器仿真成果 (5)5.2 74161构成227进制同步计数器仿真成果 (8)6设计总结 (8)7参照文献 (9)1设计目与作用1.1设计目及设计规定按规定设计三位二进制减法计数器（无效状态001，011）及用74161构成227进制同步计数器并显示，加强对数字电子技术理解，巩固课堂上学到知识，理解计数器，并且加强对软件multisim理解。
1.2设计作用multisim仿真软件使用，可以使咱们对计数器及串行检测器有更深理解，并且学会分析仿真成果，与理论成果作比较。
加强了自我动手动脑能力。
2设计任务1.三位二进制减法计数器（无效状态001，011）2.74161构成227进制同步计数器并显示3三位二进制减法计数器设计3.1设计原理设计一种三位二进制减法计数器（无效状态001，011）000 /0 010 /0 100 /0 101 /0 110 /0 111/1排列n n n210Q Q Q图3.1.1 状态图3.2设计过程a ．选取触发器由于JK 触发器功能齐全，使用灵活，在这里选用3个CP 上升沿触发边沿JK 触发器。
b ．求时钟方程采用同步方案，故取012CP CP CP CP === c ．求状态方程由3.1所示状态图可直接画出电路次态n+1n+1n+1210Q Q Q 卡诺图。
再分解开便可以得到如图各触发器卡诺图。
Q 1n Q 0nQ 2n 00 01 11 101图3.2.1次态n+1n+1n+1210Q Q Q 卡诺图Q 1n Q 0nQ 2n 00 01 11 10 01图3.2.2n+12Q 卡诺图Q 1n Q 0nQ 2n 00 01 11 10 0 1图3.2.3 n+11Q 卡诺图Q 1n Q 0nQ 2n 00 01 11 100 1图3.2.4 n+1Q 卡诺图状态方程：nn Q Q Q Q Q Q 01n 2n 1n 21n 2++=+ （1）n n n n n Q Q Q Q Q 010111+=+ （2）n 0n 1n 2n 1n 21n 0Q Q Q Q Q Q +=+ （3） （2）求驱动方程JK 触发器特性方程为n n 1n Q K Q J Q +=+120Q Q J ⊕=，n Q Q K 1n20+=n 011Q K J ==n 0n 12Q Q J +=，n 0n 12Q Q K =（3）画逻辑电路图选用触发器，写出时钟方程，输出方程，驱动方程，便可以画出如图所示逻辑电路图。
成绩评定表学生姓名’班级学号专业课程设计题目数字电子课程设计评语组长签字：成绩日期20 年月日课程设计任务书学院信息科学与工程专业学生姓名班级学号课程设计题目 1.三位二进制减法计数器（无效态：000，100）2、串行序列检测器（检测序列：1011）3.基于74191芯片仿真设计243进制减法计数器并显示计数过程实践教学要求与任务:1)采用实验箱设计、连接、调试无效态为000、100的三位二进制计数器。
2)采用multisim 仿真软件设计、连接、调试检测序列1011的串行序列检测器。
3)采用multisim 仿真软件设计、连接、调试基于74191芯片的243进制减法计数器。
4)采用multisim 仿真软件建立复杂的计数器电路模型；5)对电路进行理论分析；6)在multisim环境下分析仿真结果，给出仿真时序图；7)撰写课程设计报告。
工作计划与进度安排:第1天：1. 布置课程设计题目及任务。
2. 查找文献、资料，确立设计方案。
第2-3天：在实验室中设计、连接、调试三位二进制计数器、串行序列检测器及23进制减法计数器电路。
第4天：1. 安装multisim软件，熟悉multisim软件仿真环境。
在multisim环境下建立电路模型，学会建立元件库。
2. 对设计电路进行理论分析、计算。
3. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。
第5天：1. 课程设计结果验收。
2. 针对课程设计题目进行答辩。
3. 完成课程设计报告。
指导教师：2013年6月日专业负责人：2013 年月日学院教学副院长：2013 年月日目录1 Multisim软件环境介绍： (4)2 课程设计的目的与作用 (5)3 课程设计的任务 (6)4 三位二进制减法计数器的设计（无效态：000，100） (6)4.1 三位二进制减法计数器的设计原理 (6)4.2 三位二进制减法计数器的设计过程 (6)5 串行序列检测器设计过程（检测序列：1011） (10)5.1 检测器的原理： (10)5.2 检测器的设计过程： (11)6 基于74191芯片仿真设计243进制减法计数器并显示计数过程 (17)6.1 设计原理： (17)6.2 设计过程： (17)7 设计总结和体会 (19)8 参考献文 (20)1 Multisim软件环境介绍：Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
课程设计任务书目录1 数字电子设计部分 (1)1.1程序设计的目的与作用 (1)1.2课程设计的任务 (1)1.3 三位同步二进制加法器和串行序列发生电路设计 (1)1.3.1三位二进制同步加法器设计电路的理论分析 (1)1.3.2串行序列发生电路设计 (8)1.4设计总结和体会 (13)1.5参考文献 (13)2 模拟电子设计部分 (14)2.1设计课程的目的与作用 (14)2.2 设计任务、及所用multisim软件环境介绍 (14)2.3 电路模型的建立 (14)2.3.1比例运算电路Multisim仿真 (14)2.3.2三运放数据放大器Multisim仿真 (16)2.3.3求和电路Multisim仿真 (16)2.3.4积分电路Multisim仿真 (17)2.4 理论分析及计算 (17)2.4.1比例运算电路的设计分析 (17)2.4.2三运放数据放大器的设计分析 (19)2.4.3求和电路的设计分析 (19)2.4.4积分电路的设计分析 (19)2.5 仿真结果分析 (20)2.5.1比例运算电路的Multisim结果仿真分析 (20)2.5.2、三运放数据放大器的Multisim结果仿真分析 (21)2.5.3求和电路的Multisim结果仿真分析 (23)2.5.4积分电路的Multisim结果仿真分析 (23)2.6设计总结和体会 (24)2.7 参考文献 (24)1 数字电子设计部分1.1程序设计的目的与作用1.1.1了解同步计数器和串行序列发生电路设计的原理和逻辑功能。
1.1.2掌握同步计数器和串行序列发生电路的分析、设计方法及应用。
1.2课程设计的任务1.2.1三位二进制同步计数器1.2.2串行序列发生电路设计1.3 三位同步二进制加法器和串行序列发生电路设计1.3.1三位二进制同步加法器设计电路的理论分析（1）因为无效态是000，100画出状态图如下：（2）画时序图如下：CPQQ1Q2（2）选择触发器，求时钟方程和状态方程○1选择触发器由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。
目录1课程设计的目的与作用...................................... 错误!未定义书签。
2设计任务.................................................. 错误!未定义书签。
2.1加法计数器........................................... 错误!未定义书签。
2.2序列信号发生器....................................... 错误!未定义书签。
2.3 256进制的加法器..................................... 错误!未定义书签。
3设计原理.................................................. 错误!未定义书签。
3.1加法计数器........................................... 错误!未定义书签。
3.2序列信号发生器 (2)3.3用集成芯片设计一个256进制的加法器 (2)4实验步骤 (3)4.1加法计数器 (3)4.2序列信号发生器 (7)4.3用集成芯片设计一个256进制的加法器 (9)5仿真结果与分析 (11)6设计总结与体会 (11)7参考文献.................................................. 错误!未定义书签。
1课程设计的目的与作用1.了解同步计数器及序列信号发生器工作原理；2.掌握计数器电路的分析，设计方法及应用；3.掌握序列信号发生器的分析，设计方法及应用2 设计任务2.1加法计数器1.设计一个循环型3位2进制加法计数器，其中无效状态为（000，001），组合电路选用与门和与非门等。
2.根据自己的设计接线。
3.检查无误后，测试其功能。
2.2序列信号发生器1.设计一个能循环产生给定序列的序列信号发生器，其中发生序列（0001），组合电路选用与门和与非门等。
2.根据自己的设计接线。
3.检查无误后，测试其功能。
2.3 256进制的加法器1.设计一个140进制的加法器并显示计数，选用两片74L163芯片设计电路。
2.根据自己的设计接线。
3.检查无误后，测试其功能。
3 设计原理3.1加法计数器1.计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。
计数器按长度可分为：二进制，十进制和任意进制计数器。
计数器不仅有加法计数器，也有减法计数器。
如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。
在同步计数器中，个触发器共用同一个时钟信号。
2.时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。
3.CP 是输入计数脉冲，所谓计数，就是记CP 脉冲个数，每来一个CP 脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP 脉冲，计数器归零的同时给高位进位，即要给高位进位信号。
3.2序列信号发生器1.序列是把一组0,1数码按一定规则顺序排列的串行信号，可以做同步信号地址码，数据等，也可以做控制信号。
2.计数型序列信号发生器是在计数器的基础上加上反馈网络构成。
要实现序列长度为M 序列信号发生器。
其设计步骤为：a.先设计一个计数模值为M 的计数器；b.再令计数器每一个状态输出符合序列信号要求；c.根据计数器状态转换关系和序列信号要求设计输出组合网络3.3用集成芯片设计一个256进制的加法器选取两片74LS163芯片设计140进制加法计数器。
74LS163具有以下功能： a 异步清零功能当0=CR 时，计数器清零。
在0=CR 时，其他输入信号都不起作用，由时钟触发器的逻辑特性知道，其异步输入端信号是优先的，0=CR 正是通过D R 复位计数器也即使异步清零的。
b 同步并行置数功能当1=CR 、0=LD 时，在CP 上升沿操作下，并行输入数据30~d d 进入计数器，012310111213d d d d Q Q Q Q n n n n =++++。
c 二进制同步加法计数功能当1==LD CR 时，若1==P T CT CT ,则计数器对CP 信号按照8421编码进行加法计数。
d 保持功能当1==LD CR 时，若0=•P T CT CT ,则计数器将保持原来状态不变。
对nn n n Q Q Q Q CO 0123=于进位信号有两种情况，如果0=T CT ,那么0=CO ;若是1=T CT ,则。
4实验步骤4.1加法计数器1.根据要求有其状态图如下图2所示。
图1 状态图2.选择触发器，求时钟方程、输出方程、状态方程 a 选择触发器由于触发器功能齐全、使用灵活，在这里选用3个CP 下降沿触发的边沿JK 触发器。
b 求时钟方程采用同步方案，故取CP 0=CP 1=CP 2=CP （1.1） CP 是整个要设计的时序电路的输入时钟脉冲。
c 求输出方程 确定约束项由所给题目有无效状态为001,010其对应的最小项为nn n Q Q Q 012和nn n Q Q Q 012是约束项。
由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y 的卡诺图，如图3所示。
Q 1nQ 0nQ图2 Y 的卡诺图显然，根据图3 得 nn n Q Q Q Y 012(1.2)d 求状态方程由图2所示状态图可直接画出如图4所示电路次态Q 2n+1Q 1n+1Q 0n+1卡诺图。
再分解开便可得到如图5所示各触发器的卡诺图。
Q 1nQ 0nQ 2图3 次态Q 2n+1Q 1n+1Q 0n+1卡诺图Q1n Q0nQ 2n00 01 11 10(a) Q2n+1卡诺图(a) Q 2n+1卡诺图Q 1nQ 0nQ 2n00 01 11 100 1 (b) Q 1n+1卡诺图Q 1nQ 0nQ 2n00 01 11 100 1 (c) Q 0n+1卡诺图图4 各触发器的卡诺图显然，由图5所示各触发器的卡诺图便可很容易的得到(1.3)1 X 11X 01 X 01X 01X 11X 1 13 求驱动方程触发器的特性方程为n n n Q K Q J Q +=+1 (1.4) 化简后可得驱动方程10=J 10=Knn Q Q J 201= (1.5) n Q K 01= (1.5)n Q J 12= n n Q Q K 102=3 仿真电路图图5 加法计数器仿真电路图5.检查电路能否自启动将无效状态001、010式代入(1.2)(1.3)中进行计算，结果可见，所设计的时序电路能够自启动。
4.2序列信号发生器1. 采用JK 触发器、与门和与非门组成缺少状态100，发生序列为1000001的序列信号发生器状态图如下所示。
图6 状态图2. 求输出方程图7 输出Y 卡诺图由图可得 nn n n n Q Q Q Q Q Y 01012 （1.6）图8 真值表3. 求状态方程图9 次态Q2n+1Q1n+1Qn+1卡诺图Q2n+1卡诺图Q1n+1卡诺图Qn+1卡诺图图10 各个触发器的卡诺图由卡诺图可得：（1.7）4.求驱动方程JK 触发器的特征方程：n n n Q K Q J Q +=+1 （1.8）（1.9）5.仿真电路图图11 序列信号发生器仿真电路图4.3用集成芯片设计一个256进制的加法器1. 74LS163的引脚功能CP 是输入计数脉冲，也就是加到各个触发器的时钟信号端的时钟脉冲；CR 是清零端；LD 是置数控制端；P CT 和T CT 是两个计数器工作状态控制端；0D ~3D 是并行输入数据端；CO 是进位信号输出端；0Q ~3Q 是计数器状态输出端。
图12 74LS163状态表2. 选用芯片的二进制同步加法计数功能，256进制正好是两片74LS163全用，所以1==LD CR ，1==P T CT CT 。
仿真图如下图 13 256进制加法器仿真图5仿真结果分析实验结果可通过数字显示器的数字变化观察计数器的工作情况，容易验证电路是否正确。
1.三位二进制加法计数器，显示器的数字会按034567的顺序循环变化，证明001 010为不存在的约束项，电路连接正确。
2. 序列信号发生器，在这个设计实验中总共计七个数。
当七个数计完之后重新归零开始计数，显示器的数字会按1000001的顺序循环变化，证明设计合理且电路连接正确。
3. 集成芯片设计出的256位加法器，当一个显示器显示循环0123456789abcdef 当循环到f时另一个显示器显示数即增加1，直至循环制f，计数器归零，证明设计合理，电路连接正确。
6设计总结通过本次课程设计使我对同步计数器及序列信号发生器工作原理有了更深的了解，同时掌握计数器电路的分析，设计方法及应用和序列信号发生器的分析，设计方法及应用，基本能够独立设计出一般简单的电路7参考文献1《数字电子技术基础简明教程》余孟尝主编；清华大学电子学教研组编.——3版.——北京：高等教育出版社，2006.7（2007重印）2张利萍.王向磊编.《数字电子技术实验》. 沈阳：沈阳理工大学出版纸张：A4，单面·页边距：上2.5cm，下2.5cm，左2.5cm，右2cm·正文（宋体，小四，1.5行距）1一级标题（宋体加粗，小二左对齐顶格，1.5倍行距）·1.1 二标题（宋体加粗，三号左对齐顶格，1.5倍行距）·1.1.1 三级标题（宋体加粗，小三左对齐顶格，1.5倍行距）页码居中，左侧装订。
