数字电路数据选择器

数据选择器：
数据选择器(data selector) 根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。

有时也把它叫做多路选择器或多路调制器(multiplexer)。

MUX （数据选择器(multiplexer)）：
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。

产品规格有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS153）、16选1数据选择器（可以用两片74151连接起来构成）等之分。

如在数字电路中，mux6常指6路开关、mux6to1（mux6_1）常指6选1数据选择器。

多路转换器的作用主要是用于信号的切换。

集成模拟电子开关在小信号领域已成为主导产品，与以往的机械触点式电子开关相比，集成电子开关有许多优点，例如切换速率快、无抖动、耗电省、体积小、工作可靠且容易控制等。

但也有若干缺点，如导通电阻较大，输入电流容量有限，动态范围小等。

因而集成模拟开关主要使用在高速切换、要求系统体积小的场合。

在较低的频段上f<10MHz），集成模拟开关通常采用CMOS工艺制成：而在较高的频段上（f>10MHz），则广泛采用双极型晶体管工艺。

8选1数据选择器74LS151简介74LS151是一种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输入端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。

74LS151引脚图选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。

（1）使能端G＝1时，不论C～A状态如何，均无输出（Y＝0，W＝1），多路开关被禁止。

（2）使能端G＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。

如：CBA＝000，则选择D0数据到输出端，即Y＝D0。

如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。

74LS151功能表数据选择器的应用数据选择器除实现有选择的传送数据外，还有其他用途，下面介绍几种典型应用。

（1）逻辑函数产生器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输入数据D0～D7的与或函数。

式中mi是C、B、A构成的最小项。

显然。

当Di＝１时，其对应的最小项mi在与或表达式中出现，当Di＝0时，对应的最小项就不出现。

利用这一点，不难实现组合逻辑函数。

已知逻辑函数，利用数据选择器构成函数产生器的过程是，将函数变换成最小项表达式，根据最小项表达式确定各数据输入端的二元常量。

将数据选择器的地址信号C、B、A作为函数的输入变量，数据输入D0～D7，作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为一个3变量的函数产生器。

例1 试用8选1数据选择器74LS151产生逻辑函数解：把式变换成最小项表达式：显然D3、D5、D6、D7，都应该等于１，而式中没有出现的最小项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产生器的逻辑图：、例2 试用与上例相同的8选1数据选择器产生从表中可以看出，凡使L值为1的那些最小项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。

数字电⼦技术基础实验-8选1数据选择器74LS1518选1数据选择器74LS151简介74LS151是⼀种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输⼊端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。

74LS151引脚图选择控制端（地址端）为C～A，按⼆进制译码，从8个输⼊数据D0～D7中，选择⼀个需要的数据送到输出端Y，G为使能端，低电平有效。

（1）使能端G＝1时，不论C～A状态如何，均⽆输出（Y＝0，W＝1），多路开关被禁⽌。

（2）使能端G＝0时，多路开关正常⼯作，根据地址码C、B、A的状态选择D0～D7中某⼀个通道的数据输送到输出端Y。

如：CBA＝000，则选择D0数据到输出端，即Y＝D0。

如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。

74LS151功能表数据选择器的应⽤数据选择器除实现有选择的传送数据外，还有其他⽤途，下⾯介绍⼏种典型应⽤。

（1）逻辑函数产⽣器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输⼊数据D0～D7的与或函数。

式中mi是C、B、A构成的最⼩项。

显然。

当Di＝１时，其对应的最⼩项mi在与或表达式中出现，当Di＝0时，对应的最⼩项就不出现。

利⽤这⼀点，不难实现组合逻辑函数。

已知逻辑函数，利⽤数据选择器构成函数产⽣器的过程是，将函数变换成最⼩项表达式，根据最⼩项表达式确定各数据输⼊端的⼆元常量。

将数据选择器的地址信号C、B、A作为函数的输⼊变量，数据输⼊D0～D7，作为控制信号，控制各最⼩项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为⼀个3变量的函数产⽣器。

例1 试⽤8选1数据选择器74LS151产⽣逻辑函数解：把式变换成最⼩项表达式：显然D3、D5、D6、D7，都应该等于１，⽽式中没有出现的最⼩项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产⽣器的逻辑图：、例2 试⽤与上例相同的8选1数据选择器产⽣从表中可以看出，凡使L值为1的那些最⼩项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。

电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。

2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。

3、使用数据选择器和译码器实现特定电路。

二、实验容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。

（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。

）画出电路的原理图，将电路下载到开发板进行验证。

根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2. 人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。

画出电路的原理图，通过仿真进行验证。

血型献血受血a b c dA 0 0 0 0B 0 1 0 1AB 1 0 1 0O 1 1 1 1真值表：a b c d Y0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1 根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。

根据题意画出真值表如下输入输出Ci A B S Co0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。

数字电路数据选择器数字电路数据选择器是数字电路中常用的一种组合逻辑电路，用于从多个输入信号中选择一个或几个信号进行输出。

它是数字系统中的关键组件，广泛应用于计算机、通信设备、工业控制等领域。

本文将介绍数字电路数据选择器的原理、工作方式以及实际应用。

一、原理与工作方式数字电路数据选择器根据输入控制信号的不同状态，选择相应的输入数据进行输出。

它通常包含多个输入端、一个或多个控制端以及一个输出端。

在多输入情况下，输入信号通过控制端来选择输出的信号。

数据选择器的工作原理基于布尔代数和逻辑门电路。

它通过多个逻辑门和组合逻辑电路的组合构成，实现了数据选择的功能。

输入端的信号经过与门等逻辑门的处理，根据控制信号的状态，选取需要输出的信号，然后通过输出端输出。

二、常见类型的数据选择器1. 2:1数据选择器：它有两个输入端A和B，一个控制端S，一个输出端Y。

当S为0时，选择输入端A的信号输出；当S为1时，选择输入端B的信号输出。

2. 4:1数据选择器：它有四个输入端A、B、C和D，两个控制端S0和S1，一个输出端Y。

根据控制端S0和S1的状态，选择相应的输入信号进行输出。

3. 8:1数据选择器：它有八个输入端A0～A7，三个控制端S0、S1和S2，一个输出端Y。

根据控制端S0、S1和S2的状态，选择相应的输入信号进行输出。

三、应用实例1. 数据存储器数字电路数据选择器常用于构建数据存储器。

当需要从多个存储数据中选择一个进行读取时，可以使用数据选择器。

它通过输入控制信号选择相应的存储单元，然后将数值输出给输出端。

例如，计算机的内存芯片中就使用了很多数据选择器。

2. 多路复用器数字电路数据选择器还经常用于多路复用器的设计中。

多路复用器是一种将多个输入信号合并成一个信号进行传输的设备。

在多路复用器中，数据选择器用于从多个输入信号中选择一个信号输入到一个输出线路上。

3. 数字系统控制数字电路数据选择器还可用于数字系统的控制。

总结译码器和数据选择的使用体会
译码器和数据选择是数字电路设计中常用的元器件。

在我的学习和实践中，我对它们
的使用有了一些体会。

首先，对于译码器的使用，需要明确它的作用。

译码器可以将输入的数字信号转换为
对应的输出信号。

在实际的电路设计中，我们可以使用译码器来减少逻辑门的使用，从而
降低电路的成本和复杂度。

例如，在设计一个计数器时，我们可以使用译码器将二进制计
数器的输出转换为七段数码管的控制信号，这样可以实现数字的显示，同时电路的成本和
复杂度都会降低。

其次，数据选择器也是数字电路设计中常用的元器件。

它可以根据控制信号从多个输
入信号中选择一个输出信号。

数据选择器的使用可以帮助我们简化电路结构，减少逻辑门
的使用，提高电路的可读性和可维护性。

例如，在设计一个多路选择器时，我们可以使用
数据选择器来对控制信号进行译码，并从多个输入信号中选择一个输出信号。

需要注意的是，在使用译码器和数据选择器时，我们要仔细考虑控制信号的设计和输
入信号的排列方式。

如果控制信号设计不当，容易出现选错信号的情况。

而如果输入信号
排列不合理，可能会导致电路结构复杂，难以维护。

此外，在实际的电路设计中，我们还需要考虑译码器和数据选择器的延迟时间和功耗。

如果延迟时间过长，可能会导致电路运行速度变慢；而功耗过高，则会浪费电能，造成电
路故障和损害。

学生实验报告系别电子工程学院课程名称数字电子技术实验班级11通信1班实验名称数据选择器及其应用姓名钟伟纯实验时间2012年11月15日学号201141302114 指导教师张宗念报告内容一、实验目的和任务1、掌握数据选择器的逻辑功能和使用方法。

2、学习用数据选择器构成组合逻辑电路的方法。

二、实验原理介绍数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。

实现数据选择功能的逻辑电路称为数据选择器。

它的功能相当于一个多个输入的单刀多掷开关，其示意图如下：图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中一路数据送至输出端Q。

1、八选一数据选择器74LS15174LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0~D7这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端WN。

其引脚图如下图11-2所示，功能表如下表11-1所示，功能表中‘H’表示逻辑高电平；‘L’表示逻辑低电平；‘×’表示逻辑高电平或低电平：图11-2 74LS151的引脚图表表11-1 74LS151的功能表2、双四选一数据选择器74LS15374LS153数据选择器有两个完全独立的4选1数据选择器，每个数据选择器有4个数据输入端I0~I3，2个地址输入端S0、S1，1个使能控制端E和一个输出端Z，它们的功能表如表11-2，引脚逻辑图如图11-3所示。

其中，EA、EB使能控制端（1、15脚）分别为A路和B路的选通信号，I0~I3为四个数据输入端，ZA（7脚）、ZB（9脚）分别为两路的输出端。

S0、S1为地址信号，8脚为GND，16脚为V CC。

3、用74LS151组成16选1数据选择器用低三位A2A1A0作每片74LS151的片内地址码, 用高位A3作两片74LS151的片选信号。

当A3=0时，选中74LS151(1)工作, 74LS151(2)禁止；当A3=1时，选中74LS151(2)工作, 74LS151(1)禁止，如下图所示。

电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。

数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。

图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。

该电路有4路输入数据和为地址输入。

为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。

由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。

如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。

其中,是通过4选1数据选择器的使能控制端接入的。

由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。

图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。

图7-5所示为引脚图。

每一个4选1数据选择器都设置了一个使能控制端。

两个4选1数据选择器共享地址输入端。

图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。

实验数据记录在表7-1。

验证74HC153的逻辑功能。

图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。

实验数据记录在表2。

验证电路的逻辑功能。

表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。

双4选1数据选择器实现8选1真值表在数字逻辑电路中，数据选择器是一种常见的集成电路，它通常用于从多个输入信号中选取一个输出信号。

其中，双4选1数据选择器是一种特殊的选择器，它有两个数据输入端，一个双输入选择端和一个输出端。

而8选1真值表是一种逻辑表，其中有8个输入和1个输出，用来描述逻辑门的功能和行为。

在本文中，我们将探讨如何通过双4选1数据选择器来实现8选1真值表的功能，以及其在数字逻辑电路中的应用。

1. 双4选1数据选择器的基本原理和结构双4选1数据选择器是由两个4选1数据选择器和一个双输入选择端组成的。

其基本原理是根据选择端的输入信号来决定输出端连接的哪一个数据输入端。

具体而言，当选择端的输入信号为00时，输出端连接第一个数据输入端的信号；当选择端的输入信号为01时，输出端连接第二个数据输入端的信号；当选择端的输入信号为10时，输出端连接第三个数据输入端的信号；当选择端的输入信号为11时，输出端连接第四个数据输入端的信号。

2. 实现8选1真值表的过程要实现8选1真值表的功能，首先需要将8个输入信号分别连接到两个双4选1数据选择器的数据输入端。

根据8个输入信号的组合，将选择端的输入信号设置为相应的二进制数。

当输入信号为000时，选择端的输入信号为00；当输入信号为001时，选择端的输入信号为01；依此类推。

根据选择端的输入信号来确定输出端连接的数据输入端，从而得到输出信号。

3. 应用及意义双4选1数据选择器实现8选1真值表在数字逻辑电路中有着广泛的应用。

在多路选择器、译码器和多功能逻辑电路中，都可以采用双4选1数据选择器实现8选1真值表的功能。

其优点是占用空间小、功耗低、成本低、性能稳定。

它可以通过逻辑门的组合来实现多种逻辑功能，具有很强的灵活性和通用性。

4. 个人观点和理解在我看来，双4选1数据选择器实现8选1真值表的功能是一种非常巧妙的设计。

通过利用双4选1数据选择器的特性，可以将多个输入信号转换成一个输出信号，实现信号的选择和控制。

八选一数据选择器逻辑表达式八选一数据选择器是一种逻辑电路，用于根据输入数据中的特定条件选择一个输出。

它通常用于数字电路设计中的多路选择功能。

八选一数据选择器有8个输入和1个输出，根据输入的数据选择其中一个作为输出。

它的名称“八选一”表示在八个输入中选择一个输出。

八选一数据选择器的功能可以通过逻辑表达式来描述。

逻辑表达式是用来表示逻辑运算关系的一种数学表达式。

在八选一数据选择器中，可以使用逻辑表达式来描述输入和输出之间的关系。

八选一数据选择器的逻辑表达式可以用如下形式表示：Y = S3'S2'S1'S0'A0 + S3'S2'S1'S0'A1 + S3'S2'S1S0'A2 +S3'S2S1'S0'A3 + S3'S2S1S0'A4 + S3S2'S1'S0'A5 + S3S2'S1S0'A6 + S3S2S1'S0'A7其中，Y表示输出，S3、S2、S1和S0表示选择输入的控制信号，A0到A7表示八个输入信号。

逻辑表达式中的每一项表示一个输入和控制信号的乘积。

如果一个输入和控制信号的乘积为1，则该输入被选择为输出的一部分。

逻辑表达式中的加号表示逻辑或运算，表示将所有选择的输入相加得到最终的输出。

例如，如果选择信号S3S2S1S0为“1001”，那么根据逻辑表达式，输出Y将为A2。

因为只有当S3S2S1S0为“1001”时，乘积为1的项为A2对应的项。

其他输入的乘积为0，不参与输出的计算。

八选一数据选择器的逻辑表达式描述了输入和输出之间的关系，可以在数字电路设计中使用它来实现八选一的功能。

设计师可以根据具体的需求来确定控制信号的取值，进而选择特定的输入作为输出。

除了逻辑表达式，八选一数据选择器还可以用逻辑门的符号来表示。

verilog4选一数据选择器原理(一)Verilog中的4选1数据选择器简介在数字电路中，数据选择器是一种常见的电路组件，用于从多个数据输入中选择一个输出。

Verilog是一种硬件描述语言，广泛用于数字电路的设计和仿真。

本文将介绍Verilog中的4选1数据选择器的原理和实现方法。

原理4选1数据选择器有4个输入和1个输出。

根据选择信号，从4个输入中选择一个输入作为输出。

选择信号是2位的二进制数，共有4种可能的状态，每种状态对应一个输入。

当选择信号为00时，输出为第一个输入；当选择信号为01时，输出为第二个输入；当选择信号为10时，输出为第三个输入；当选择信号为11时，输出为第四个输入。

逻辑电路图以下是4选1数据选择器的逻辑电路图：______S0 ----| || |S1 ----| |----- Y|______|Verilog实现下面是实现4选1数据选择器的Verilog代码示例：module mux4to1 (input [3:0] D, input [1:0] S, outpu t Y);assign Y = (S[1] & S[0] & D[3]) | (S[1] & ~S[0] & D [2])| (~S[1] & S[0] & D[1]) | (~S[1] & ~S[0] & D[0]);endmodule在上面的代码中，D是4个输入的信号线，S是选择信号线，Y是输出信号线。

根据选择信号的不同状态，使用逻辑运算符进行输入的选取，然后将结果输出到输出信号线Y上。

仿真测试为了验证4选1数据选择器的正确性，可以进行仿真测试。

以下是一个简单的测试示例：module test_mux4to1;// Declare signalsreg [3:0] D;reg [1:0] S;wire Y;// Instantiate the modulemux4to1 mux (D, S, Y);// Stimulusinitial begin// Test case 1D = 4'b0001; S = 2'b00; // Expect Y to be 0 #10;// Test case 2D = 4'b0001; S = 2'b01; // Expect Y to be 0 #10;// Test case 3D = 4'b0001; S = 2'b10; // Expect Y to be 0 #10;// Test case 4D = 4'b0001; S = 2'b11; // Expect Y to be 1 #10;$finish;endendmodule上述代码中，D和S是输入信号，Y是输出信号。

第八次实验报告 实验六 数据选择器一、实验目的要求1、 熟悉中规模集成电路数据选择器的工作原理与逻辑功能2、 掌握数据选择器的应用 二、实验仪器、设备直流稳压电源、电子电路调试器、T4153、CC4011 三、实验线路、原理框图 (一)数据选择器的基本原理数据选择器是常用的组合逻辑部件之一，它有若干个输入端，若干个控制输入端及一个输出端。

数据选择器的地址变量一般的选择方式是：（1） 选用逻辑表达式各乘积项中出现次数最多的变量（包括原变量与反变量），以简化数据输入端的附加电路。

（2） 选择一组具有一定物理意义的量。

（二）T4153的逻辑符号、逻辑功能及管脚排列图（1）T4153是一个双4选1数据选择器，其逻辑符号如图1：图1（2） T4153的功能表如下表其中D0、D1、D2、D3为4个数据输入端；Y 为输出端；S 是使能端，在S 是使能端，在原SJ 符号S =0时使能，在S =1时Y=0；A1、A0是器件中两个选择器公用的地址输入端。

该器件的逻辑表达式为：Y=S （1A 0A 0D +101D A A +201D A A +301A A A ） （3） T4153的管脚排列图如图2图2（三）利用T4153四选一数据选择器设计一个一位二进制全减器的实验原理和实验线路（1）一位二进制全减器的逻辑功能表见下表：n D =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C n C =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C=n A n B 1-n C +n A n B +n A n B 1-n C（3）根据全减器的逻辑功能表设计出的实验线路图为图3：S 11D 3 1D 2 1D 1 1D 0 1Y图3（四）利用4选1数据选择器设计出一个表示血型遗传规律的的电路的实验原理和实验线路O=D C B A +D C B A +D C B A +D C B A +D BC A +D C AB =D C B A +D B A +D B A +D C AB =D C B A +D B A +D B A +D C ABA=D C B A +D C B A +D C B A +CD B A +D C AB +D C B A +D C B Ann=D B A +B A +CD B A +D C ABB=D C B A +D C B A +D BC A +CD B A +D C AB +D C B A +D C B A =D B A +D C B A +D C B A +D C AB AB=D C B A +D C AB +D C B A +D C B A =D C B A +D C B A +D C B A +D C AB （4） 其实验线路图为图4：图4四、实验方法步骤（一） 测试T4153的逻辑功能按图2接线，测试结果符合T4153功能表（二） 利用T4153四选一数据选择器设计一个一位二进制全减器 按图3接线，测试结果符合一位二进制全减器功能表（三） 利用4选1数据选择器设计出一个表示血型遗传规律的的电路 本实验只连接测试表示A 血型遗传规律的电路，其实验线路如下图所示：图5测试结果如下：D C C。

实验名称：数据选择器及其应用1．实验目的（1）掌握中规模集成数据选择器的逻辑功能和使用方法。

（2）学习用数据选择器构成组合逻辑电路的方法。

2．实验设备与器件(1) ＋5V直流电源 (2) 逻辑电平开关(3) 逻辑电平显示器 (4)74LS151、74LS1533．实验原理数据选择器又叫“多路开关”。

数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。

数据选择器的功能类似一个多掷开关，如图4-3-1所示，图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

(1) 八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图4-3-2。

选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，S为使能端，低电平有效。

图4-3-1 4选1数据选择器示意图图4-3-2 74LS151引脚排列①使能端S＝ 1 时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。

②使能端S ＝ 0 时，多路开关正常工作，根据地址码A 2、A 1、A 0的状态选择D 0～D 7中某一个通道的数据输送到输出端Q 。

如：A 2A 1A 0＝000，则选择D 0数据到输出端，即Q ＝ D 0 。

如：A 2A 1A 0＝001，则选择D 1数据到输出端,即Q ＝ D 1 ，其余类推。

(2) 双四选一数据选择器 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

引脚排列如图4-3-3。

图4-3-3 74LS153引脚排列S 1、S 2为两个独立的使能端；A 1、A 0为公用的地址输入端；1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。

实验报告课程名称：数字电路实验第2 次实验实验名称：数据选择器应用实验时间：2012年 3 月31 日实验地点：组号学号：姓名：指导教师：评定成绩：一、实验目的：1．通过实验的方法学习数据选择器的电路结构和特点。

2．掌握数据选择器的逻辑功能和它的测试。

3．掌握数据选择器的基本应用。

二、实验仪器：三、实验原理：1．数据选择器数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。

本实验采用的逻辑器件为TTL双极型数字集成逻辑电路74LS153，它有两个4选1，外形为双列直插，引脚排列如图2-1所示，逻辑符号如图2-2所示。

其中D0、D1、D2、D3为数据输入端，Q为输出端，A0、A1为数据选择器的控制端（地址码），同时控制两个选择器的数据输出，S为工作状态控制端（使能端），74LS153的功能表见表2-1。

数据选择器有一个特别重要的功能就是可以实现逻辑函数。

现设逻辑函数F（X，Y）=∑（1，2），则可用一个4选1完成，根据数据选择器的定义：Q（A1，A0）=A1A0D0+ A1A0D1+ A1A0D2+ A1A0D3，令A1=X，A0=Y，1S=0，1D0=1D3=0，1D1=1D2=1，那么输出Q=F。

如果逻辑函数的输入变量数超过了数据选择器的地址控制端位数，则必须进行逻辑函数降维或者集成芯片扩展。

例如用一块74LS153实现一个一位全加器，因为一位全加器的逻辑函数表达式是：S1（A，B，CI）=∑（1，2，4，7）CO（A，B，CI）=∑（3，5，6，7）现设定A1=A，A0=B，CI为图记变量，输出1Q=S1，2Q=CI，由卡诺图（见图2-3，图2-4）得到数据输入：1D0=CI，1D1=CI，1D2=CI，1D3=CI，2D0=0，2D1=CI，2D1=CI，2D3=1，由此构成逻辑电路，就能完成一位全加器的逻辑功能（见图2-5）。