下载文档原格式
第8章 可编程逻辑器件一、选择题1．（多选）关于PROM和PAL的结构，以下叙述正确的是（）。
A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程【答案】AD【解析】PROM由存储矩阵、地址译码器和输出电路组成。
其中与阵列是固定的，不可编程，初始时所有存储单元中都存入了1，可通过将所需内容自行写入PROM而得到要求的ROM，PROM的内容一经写入以后（改变的是或阵列），不能修改。
PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。
二、填空题1．与PAL相比，GAL器件有可编程的输出结构，它是通过对______行编程设定其______的工作模式来实现的，而且由于采用了______的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
【答案】机构控制字；输出逻辑宏单元；E2CMOS2．PAL是______可编程，EPROM是______可编程。
【答案】与阵列；或阵列3．GAL 是______可编程，GAL 中的OLMC 称______【答案】与阵列；输出逻辑宏单元4．在图8-1所示的可编程阵列逻辑（PAL ）电路中，Y 1＝______，Y 3＝______。
图8-1【答案】；123234134124I I I I I I I I I I I I +++12I I ⊕【解析】×表示连通，在一条线上的×表示与，然后通过或门连接在一起。
三、简答题1．如图8-2所示为PAL16L8的一部分电路，试分析该电路，写出电路在X 控制下的函数F 对应于输入A 、B 、C 的逻辑表达式。
图8-2答：当X＝0时，F所在三态门选通；X＝1时，三态门关闭。
故该电路的逻辑关系式为：。
2．下面图8-3所示的3个卡诺图代表3个4变量逻辑的逻辑函数。
（1）用PROM实现，画出码点矩阵图；（2）用PLA实现，画出码点矩阵图。
CMOS电路基础原理CMOS（互补金属氧化物半导体）电路是现代电子领域中常用的集成电路设计技术。
它在数字逻辑电路和模拟电路中广泛应用，并且具有低功耗、高集成度以及较强的抗干扰能力等优点。
本文将介绍CMOS电路的基础原理。
一、CMOS电路结构CMOS电路由N沟道金属氧化物半导体场效应管和P沟道金属氧化物半导体场效应管构成。
N沟道和P沟道管具有互补的传输特性，能够有效降低功耗。
CMOS电路结构包括传输门、组合逻辑电路和时钟电路等。
1. 传输门传输门是CMOS电路的基本单元，常见的有与门、或门以及非门等。
与门由一对并联的P沟道和N沟道管组成，当且仅当两个输入信号同时为高电平时，输出为高电平。
或门由一对串联的P沟道和N沟道管组成，当且仅当两个输入信号中至少一个为高电平时，输出为高电平。
非门由两个逆并联的P沟道和N沟道管组成，当输入信号为高电平时，输出为低电平。
2. 组合逻辑电路CMOS电路中的组合逻辑电路包括与非门、异或门等。
与非门由与门和非门级联而成，输入信号经过与门进行与操作，然后再经过非门进行取反操作。
异或门由与非门和异或非门级联而成，输入信号经过与非门进行与非操作，然后再经过异或非门进行异或操作。
3. 时钟电路CMOS电路中的时钟电路包括振荡电路和触发器等。
振荡电路用于产生稳定的时钟信号，常见的电路有RC振荡电路和LC振荡电路等。
触发器用于存储和传输信息，常见的触发器有RS触发器、D触发器以及JK触发器等。
二、CMOS电路工作原理CMOS电路的工作原理基于PN结和MOSFET的特性。
当控制电压施加于PN结时，PN结正向偏置导通，反向偏置截止。
同时，对于MOSFET来说，当栅极电压低于阈值电压时，沟道断开；当栅极电压高于阈值电压时，沟道导通。
CMOS电路中，P沟道MOSFET和N沟道MOSFET的栅极交替连接，形成互补对。
当输入信号为低电平时，P沟道MOSFET导通，N 沟道MOSFET截止；当输入信号为高电平时，P沟道MOSFET截止，N沟道MOSFET导通。
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位 （d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
附录1：名词解释与（AND）：当所有条件全满足时，结果成立。
(第一章)ASCII码（American Standard Code for Information Interchange）：是以二进制表示字母、数字、标点符号的几种字符编码之一。
(第一章)基（base）：是计数系统数字符号集中数码的个数。
十进制数的基为10，二进制数的基为2。
基（base）与基数（radix）可互换使用。
(第一章)二进制（binary）：以2为基的数制。
(第一章)二—十进制编码（binary coded decimal，BCD）：用于直接表示十进制字符的特殊的二进制码。
BCD码的每四位值表示一位十进制数码。
(第一章)标准积之和（canonical sum of product）：积（“与”函数）的和（“或”函数）是多个积项的和。
对于标准积之和的表达式中的一个积项要包含所有变量，可以是原变量或是反变量。
(第一章)编码（code）：用数码、文字、符号表示特定对象的方法称为编码。
(第一章)补码（complement code）：用于表示带符号数的二进制码。
(第一章)十进制（decimal）：基为10的数制。
(第一章)任意项（do not care terms）：在输出函数真值表中，未被定义的最大项或最小项。
它们可以分配为0值，也可分配为1值。
(第一章)余3码（excess-3 code）：一种BCD码，具有对称取反的特性，其结构方式是对应的NBCD码加3。
如0与9，1与8，…，4与5互为反码。
(第一章)异或（EX-OR）：一个逻辑函数中，当一个或奇数个输入信号为真时，输出为真。
其它情况为假。
(第一章)同或（EX-NOR）：异或的非。
(第一章)函数（function）：用来标明输入输出变量之间的逻辑关系，如y = f（a，b，c）。
(第一章)格雷码（gray code）：一种在数值连续变化时只有一位发生改变的编码，并具有反射特性。
CMOS逻辑门电路CMOS是互补对称MOS电路的简称（Complementary Metal-Oxide-Semiconductor），其电路结构都采用增强型PMOS管和增强型NMOS管按互补对称形式连接而成，由于CMOS 集成电路具有功耗低、工作电流电压范围宽、抗干扰能力强、输入阻抗高、扇出系数大、集成度高，成本低等一系列优点，其应用领域十分广泛，尤其在大规模集成电路中更显示出它的优越性，是目前得到广泛应用的器件。
一、CMOS反相器CMOS反相器是CMOS集成电路最基本的逻辑元件之一，其电路如图11-36所示，它是由一个增强型NMOS管T N和一个PMOS管T P按互补对称形式连接而成。
两管的栅极相连作为反相器的输入端，漏极相连作为输出端，T P管的衬底和源极相连接电源U DD，T N管的衬底与源极相连后接地，一般地U DD>(U TN+|U TP|)，(U TN和|U TP|是T N和T P的开启电压)。
当输入电压u i=“0”（低电平）时，NMOS管T N截止，而PMOS管T P导通，这时T N 管的阻抗比T P管的阻抗高的多，（两阻抗比值可高达106以上），电源电压主要降在T N上，输出电压为“1”（约为U DD）。
当输入电压u i=“1”（高电平）时，T N导通，T P截止，电源电压主要降在T P上，输出u o=“0”，可见此电路实现了逻辑“非”功能。
通过CMOS反相器电路原理分析，可发现CMOS门电路相比NMOS、PMOS门电路具有如下优点：①无论输入是高电平还是低电平，T N和T P两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。
②两管总是一个管子充分导通，这使得输出端的等效电容C L能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。
③由于输出低电平约为0V，输出高电平为U DD，因此，输出的逻辑幅度大。
CMOS反相器的电压传输特性如图11-37所示。
半导体集成电路复习题及答案第8章动态逻辑电路填空题对于⼀般的动态逻辑电路，逻辑部分由输出低电平的⽹组成，输出信号与电源之间插⼊了栅控制1、极为时钟信号的 ,逻辑⽹与地之间插⼊了栅控制极为时钟信号的。
【答案：NMOS, PMOS, NOMS】对于⼀个级联的多⽶诺逻辑电路，在评估阶段：对PDN⽹只允许有跳变，对 PUN⽹只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接⼊。
【答案：】解答题从逻辑功能，电路规模，速度3⽅⾯分析下⾯2电路的相同点和不同点。
从⽽说明CMOS动态组合逻辑1、电路的特点。
【答案：】图A是CMOS静态逻辑电路。
图B是CMOS动态逻辑电路。
2电路完成的均是NAND的逻辑功能。
图B的逻辑部分电路使⽤了2个MOS管，图A使⽤了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的⼀半。
图B的逻辑功能部分全部使⽤NMOS管，图A即使⽤NMOS也使⽤PMOS，由于NMOS的速度⾼于PMOS，说明动态组合逻辑电路的速度⾼于静态电路。
2、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,说明其特点。
【答案：】该电路可以完成OUT=AB的与逻辑。
与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp,这个MOS 管起到了电荷保持电路的作⽤，解决了⼀般动态组合逻辑电路存在的电荷泄漏的问题。
3、分析下列电路的⼯作原理，画出输出端OUT的波形。
【答案：】答案：4、结合下⾯电路，说明动态组合逻辑电路的⼯作原理。
【答案：】动态组合逻辑电路由输出信号与电源之间插⼊的时钟信号PMOS,NMOS逻辑⽹和逻辑⽹与地之间插⼊的时钟信号NMOS组成。
当时钟信号为低电平时，PMOS导通，OUT被拉置⾼电平。
此时电路处于预充电阶段。
当时钟信号为低电平时，PMOS截⾄，电路与V DD的直接通路被切断。
这时NOMS导通，当逻辑⽹处于特定逻辑时，电路输出OUT被接到地，输出低电平。
《半导体集成电路》课程教学大纲（包括《集成电路制造基础》和《集成电路原理及设计》两门课程）集成电路制造基础课程教学大纲课程名称：集成电路制造基础英文名称：The Foundation of Intergrate Circuit Fabrication课程类别：专业必修课总学时：32 学分：2适应对象：电子科学与技术本科学生一、课程性质、目的与任务：本课程为高等学校电子科学与技术专业本科生必修的一门工程技术专业课。
半导体科学是一门近几十年迅猛发展起来的重要新兴学科，是计算机、雷达、通讯、电子技术、自动化技术等信息科学的基础，而半导体工艺主要讨论集成电路的制造、加工技术以及制造中涉及的原材料的制备，是现今超大规模集成电路得以实现的技术基础，与现代信息科学有着密切的联系。
本课程的目的和任务：通过半导体工艺的学习，使学生掌握半导体集成电路制造技术的基本理论、基本知识、基本方法和技能，对半导体器件和半导体集成电路制造工艺及原理有一个较为完整和系统的概念，了解集成电路制造相关领域的新技术、新设备、新工艺，使学生具有一定工艺分析和设计以及解决工艺问题和提高产品质量的能力。
并为后续相关课程奠定必要的理论基础，为学生今后从事半导体集成电路的生产、制造和设计打下坚实基础。
二、教学基本要求：1、掌握硅的晶体结构特点，了解缺陷和非掺杂杂质的概念及对衬底材料的影响；了解晶体生长技术（直拉法、区熔法），在芯片加工环节中，对环境、水、气体、试剂等方面的要求；掌握硅圆片制备及规格，晶体缺陷，晶体定向、晶体研磨、抛光的概念、原理和方法及控制技术。
2、掌握SiO2结构及性质，硅的热氧化，影响氧化速率的因素，氧化缺陷，掩蔽扩散所需最小SiO2层厚度的估算；了解SiO2薄膜厚度的测量方法。
3、掌握杂质扩散机理，扩散系数和扩散方程，扩散杂质分布；了解常用扩散工艺及系统设备。
4、掌握离子注入原理、特点及应用；了解离子注入系统组成，浓度分布，注入损伤和退火。
