下载文档原格式
半导体集成电路部分习题答案(朱正涌)第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2所示。
提示：先求截锥体的高度up BL epi mc jc epi T x x T T -----=- 然后利用公式： ba ab WL Tr c -•=/ln 1ρ ， 212••=--BL C E BL S C W L R rba ab WLTr c -•=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边； ⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V OL 4.0≤的条件。
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位 （d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
半导体集成电路复习题及答案第8章动态逻辑电路填空题对于⼀般的动态逻辑电路，逻辑部分由输出低电平的⽹组成，输出信号与电源之间插⼊了栅控制1、极为时钟信号的 ,逻辑⽹与地之间插⼊了栅控制极为时钟信号的。
【答案：NMOS, PMOS, NOMS】对于⼀个级联的多⽶诺逻辑电路，在评估阶段：对PDN⽹只允许有跳变，对 PUN⽹只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接⼊。
【答案：】解答题从逻辑功能，电路规模，速度3⽅⾯分析下⾯2电路的相同点和不同点。
从⽽说明CMOS动态组合逻辑1、电路的特点。
【答案：】图A是CMOS静态逻辑电路。
图B是CMOS动态逻辑电路。
2电路完成的均是NAND的逻辑功能。
图B的逻辑部分电路使⽤了2个MOS管，图A使⽤了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的⼀半。
图B的逻辑功能部分全部使⽤NMOS管，图A即使⽤NMOS也使⽤PMOS，由于NMOS的速度⾼于PMOS，说明动态组合逻辑电路的速度⾼于静态电路。
2、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,说明其特点。
【答案：】该电路可以完成OUT=AB的与逻辑。
与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp,这个MOS 管起到了电荷保持电路的作⽤，解决了⼀般动态组合逻辑电路存在的电荷泄漏的问题。
3、分析下列电路的⼯作原理，画出输出端OUT的波形。
【答案：】答案：4、结合下⾯电路，说明动态组合逻辑电路的⼯作原理。
【答案：】动态组合逻辑电路由输出信号与电源之间插⼊的时钟信号PMOS,NMOS逻辑⽹和逻辑⽹与地之间插⼊的时钟信号NMOS组成。
当时钟信号为低电平时，PMOS导通，OUT被拉置⾼电平。
此时电路处于预充电阶段。
当时钟信号为低电平时，PMOS截⾄，电路与V DD的直接通路被切断。
这时NOMS导通，当逻辑⽹处于特定逻辑时，电路输出OUT被接到地，输出低电平。
《半导体集成电路》课程教学大纲（包括《集成电路制造基础》和《集成电路原理及设计》两门课程）集成电路制造基础课程教学大纲课程名称：集成电路制造基础英文名称：The Foundation of Intergrate Circuit Fabrication课程类别：专业必修课总学时：32 学分：2适应对象：电子科学与技术本科学生一、课程性质、目的与任务：本课程为高等学校电子科学与技术专业本科生必修的一门工程技术专业课。
半导体科学是一门近几十年迅猛发展起来的重要新兴学科，是计算机、雷达、通讯、电子技术、自动化技术等信息科学的基础，而半导体工艺主要讨论集成电路的制造、加工技术以及制造中涉及的原材料的制备，是现今超大规模集成电路得以实现的技术基础，与现代信息科学有着密切的联系。
本课程的目的和任务：通过半导体工艺的学习，使学生掌握半导体集成电路制造技术的基本理论、基本知识、基本方法和技能，对半导体器件和半导体集成电路制造工艺及原理有一个较为完整和系统的概念，了解集成电路制造相关领域的新技术、新设备、新工艺，使学生具有一定工艺分析和设计以及解决工艺问题和提高产品质量的能力。
并为后续相关课程奠定必要的理论基础，为学生今后从事半导体集成电路的生产、制造和设计打下坚实基础。
二、教学基本要求：1、掌握硅的晶体结构特点，了解缺陷和非掺杂杂质的概念及对衬底材料的影响；了解晶体生长技术（直拉法、区熔法），在芯片加工环节中，对环境、水、气体、试剂等方面的要求；掌握硅圆片制备及规格，晶体缺陷，晶体定向、晶体研磨、抛光的概念、原理和方法及控制技术。
2、掌握SiO2结构及性质，硅的热氧化，影响氧化速率的因素，氧化缺陷，掩蔽扩散所需最小SiO2层厚度的估算；了解SiO2薄膜厚度的测量方法。
3、掌握杂质扩散机理，扩散系数和扩散方程，扩散杂质分布；了解常用扩散工艺及系统设备。
4、掌握离子注入原理、特点及应用；了解离子注入系统组成，浓度分布，注入损伤和退火。
逻辑设计技术第一节 MOS 管的串、并联特性晶体管的驱动能力是用其导电因子β来表示的，β值越大，其驱动能力越强。
单个管子是如此，对于多个管子的串、并情况下，其等效导电因子应如何推导？下面我们来具体分析一下：一、 两管串联：设：V t 相同，工作在线性区。
将上式代入（1）得：由等效管得： 比较（3）（4）得： 同理可推出N 个管子串联使用时，其等效增益因子为：()()(1)V D V T V G2V M V T V G 2β1I 1------⎥⎦⎤⎢⎣⎡-----=DS ()())2(2222------⎥⎦⎤⎢⎣⎡-----=V MV T V G V S V T V G I DS β()()()V D V T V G βββV S V T V G βββV MV T V G IIDS DS --++--+=--∴=22112212221()())3(]22[2121----------+=V D V T V G V S V T V G I DS βββ()())4(]22[-----------=V D V T V G V S V T V G eff I DS βββββ212+=eff ∑==N i βiβeff111二、两管并联：同理可证，N 个Vt 相等的管子并联使用时：第二节 各种逻辑门的实现一、 与非门如图2所示为CMOS 与非门，它由两个P 管和两个N 构成，P 管并联，N 管串联。
从逻辑功能上，它们实现“与非”功能： 。
下面我们讨论与非门电路的驱动能力问题。
图1 CMOS 标准反相器在一个组合逻辑电路中，为了使各种组合门电路之间能够很好地匹配，各个逻辑门的驱动能力都要与标准反相器相当。
即在最坏工作条件下，各个逻辑门的驱动能力要与标准反相()()[]V D V T V G V S V T V G IIIDS DS DS-----+=+=22)21(21ββ()()ββββ2122+=∴⎥⎦⎤⎢⎣⎡-----=eff V D V T V GV SV T V G eff IDS∑==Ni ieff 1ββb a X ⋅=器的特性相同。
