第6章 时序逻辑电路课后答案

时序逻辑电路课后习题答案时序逻辑电路课后习题答案时序逻辑电路是数字电路中的一种重要类型，它在数字系统中起到了关键的作用。

通过时序逻辑电路，我们可以实现各种复杂的功能，例如计数器、寄存器、状态机等。

然而，在学习过程中，我们常常会遇到一些难题，下面我将为大家提供一些常见时序逻辑电路习题的答案，希望能够对大家的学习有所帮助。

1. 设计一个4位二进制计数器，要求计数范围为0-9，采用时序逻辑电路实现。

答案：这是一个常见的计数器设计问题。

我们可以使用四个触发器构成一个4位二进制计数器。

每个触发器的输出作为下一个触发器的时钟输入，形成级联结构。

每当计数器的值达到9时，我们需要将其清零，即将四个触发器的输入端都置为0。

这样，当计数器的值达到9时，下一个时钟脉冲到来时，触发器的输出将变为0，实现了计数器的循环。

2. 设计一个状态机，实现一个简单的交通信号灯系统。

红灯亮20秒，绿灯亮30秒，黄灯亮5秒，然后再次循环。

答案：这是一个典型的状态机设计问题。

我们可以使用两个触发器来实现该状态机。

首先，我们需要定义三个状态：红灯状态、绿灯状态和黄灯状态。

然后，我们可以使用一个计数器来计时。

当计时达到20秒时，状态机切换到绿灯状态；当计时达到50秒时，状态机切换到黄灯状态；当计时达到55秒时，状态机切换到红灯状态。

然后，状态机重新开始计时，循环执行上述过程。

3. 设计一个电梯控制系统，实现电梯的上升和下降功能，并能够响应乘客的楼层请求。

答案：电梯控制系统是一个较为复杂的时序逻辑电路设计问题。

我们可以使用一个状态机来实现该系统。

首先，我们需要定义电梯的各个状态，例如静止状态、上升状态和下降状态。

然后，我们可以使用一个计时器来计时，以确定电梯的运行时间。

当电梯处于静止状态时，它可以响应乘客的楼层请求，并根据请求的楼层决定是上升还是下降。

当电梯到达目标楼层时，它会停止运行并等待下一个请求。

当电梯处于上升或下降状态时，它会根据当前楼层和目标楼层的差值来确定运行方向，并在到达目标楼层后停止运行。

由图 6－71 可写出各三个 D 触发器的驱动方程： D0＝Q0’ D1＝Q1’ D2＝Q2’
将方程代入 D 触发器的状态方程 Q*＝D，得状态方程：
Q0*= Q0’，CLK 下降沿触发 Q1*=Q1’，Q0 上升沿触发 Q2*=Q2’， Q1 上升沿触发 根据状态方程可以画出 Q0、Q1、Q2 的波形图如下图所示，由图可见，该电路为 3 位异步二进制减法器。
6-14 用 74HCl61 构成的电路如图 6-77 所示，试分析其逻辑功能。
图 6-77 题 6-14 解：
由图可见，两个十六进制计数器 74HC161 形成级联方式，其中，161(1)的装
入值为 1100，进位输出 CO 接 161(2)的使能端 P 和 T，所以 161(1)为低 4 位，161(2) 为高 4 位，低 4 位计数达到 1111 时，进位输出 CO 有效，使下一时钟 CLK 上升沿 到达时，161(2)开始计数，而 161(2)计数达到 1111 时，其 CO 经反向形成装入 信号，高 4 位的装入值为 0011，所以在反复计数时，161(2)的计范围是从 0011 至 1111，而低 4 位的计数范围是从 1100 至 1111，整个 8 位从 00111100 到 11111111，其计数范围是从 60 到 255，共 196 个状态，所以该电路两片之间是 196 进制计数器。 6-15 试用 74HCl61 构成十一进制计数器。 题 6-15 解：
Q0*= Q0’ Q1*= Q0’Q1’+ Q0Q1 Q2*= Q0’Q1’Q2’+(Q0’Q1’)’Q2 根据状态方程可列出状态转换表如下：
C=1
C=0
Q2 Q1 Q0 000
Q2*Q1*Q0* 001

第9章习题解答9.1 题9.1图所示电路由D 触发器构成的计数器，试说明其功能，并画出与CP 脉冲对应的各输出端波形。

Q CP题9.1图解：(1)写方程时钟方程：0CP CP =；10CPQ =；21CP Q = 驱动方程：00n D Q =；11n D Q =；22n D Q =状态方程：0100n n Q D Q CP +==↑；11110n n Q D Q Q +==↑；21221n nQ D Q Q +==↑(2)列状态转换表 （3）画状态转换图111210210n n n n n n CP Q Q Q Q Q Q +++0 0 0 0 1 1 11 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 1 0 0 0 1 15 0 1 1 0 1 06 0 1 0 0 0 17 0 0 1 0 0 0(4)画波形图CP 2Q 1Q 0Q(5)分析功能该电路为异步三位二进制减法计数器。

9.6 已知题9.6图电路中时钟脉冲CP 的频率为1MHz 。

假设触发器初状态均为0，试分析电路的逻辑功能，画出Q 1、Q 2、Q 3的波形图，输出端Z 波形的频率是多少？CP题9.6图解：(1)写方程时钟方程：123CP CP CP CP ===驱动方程：113n n D Q Q =；212n n D Q Q =⊕；312n n D Q Q =状态方程：11113n n n Q D Q Q CP +==↑;12212n n n Q D Q Q CP +==⊕↑;13312n n n Q D Q Q CP +==↑ 输出方程：3n Z Q =(2)列状态转换表 （3）画状态转换图111321321n n n n n n CP Q Q Q QQ Q Z+++0 0 0 0 0 0 1 01 0 0 1 0 1 0 02 0 1 0 0 1 1 03 0 1 1 1 0 0 04 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1(4)画波形图(5)分析功能该电路为能够自启动的同步5进制加法计数器。

（a ）（b ）（c ）（a ）（b ）（c ）第六章 触发器和时序逻辑电路1． 画出如图（a ）所示，由与非门组成的基本RS 触发器输出端Q 、Q 的电压波形，输入端的D S 、D R 电压波形如图中（b ）所示。

解：触发器输出端Q 、Q 的电压波形如图（c ）所示。

2．画出如图（a ）所示，由或非门组成的基本RS 触发器输出端Q 、Q 的电 压波形，输入端的Rd 、Sd 电压波形如图中（b ）所示。

解：触发器输出端Q 、Q 的电压波形如图（c ）所示。

3．如图（a ）所示为一个防抖动输出的开关电路。

当拨动开关S 时，由于开关触点接通瞬间发生振颤，S 、R 的电压波形如图（b ）中所示，试画出Q 、Q 端对应的电压波形。

解：触发器输出端Q 、Q 的电压波形如图（c ）所示。

（a） （b ）（c ）（a ） （b ）4．图（a ）所示的各触发器初始状态Q 都为0，画出在CP 信号作用下，各触发器输出端的电压波形。

（a ）（b ）（a ）（b ）（a ）（b ）解：各触发器输出端的电压波形如图（b ）所示。

5．在图（a ）所示电路中，画出在图（b ）的D 、CP 作用下Q0、Q1的波形。

设触发器初始状态都为0。

解：由图可得01D Q n =+ nn n n n Q Q Q K Q J Q 101111=+=+作如图（b ）所示的波形。

6．如图（a ）所示电路中，画出在图（b ）D 、CP 作用下Q1、Q2的波形。

设触发器初始状态都为0。

解：由图可得D Q n =+11nn n n n n Q Q Q Q Q Q 1212112=+=+作如图（b ）所示的波形。

7． 分析图（a ）时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

（a ）（b ）解：驱动方程：状态方程：输出方程：电路能自启动，状态转换图如图（b ）所示。

8．试分析图（a ）时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

第6章时序逻辑电路6—1 从概念，结构和功能描述等几个方面简述时序逻辑电路和组合逻辑电路的不同。

概念：组合逻辑电路在任一时刻的输出仅由该时刻的输入决定，而与过去的状态无关，电路无记忆功能。

时序逻辑电路任一时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态。

结构：组合电路都是单纯由逻辑门组成，且输出不存在反馈路径。

时序逻辑电路由组合逻辑电路和存储电路组成，输出和输入之间有反馈。

存储电路一般由触发器构成。

功能描述：组合逻辑电路一般用逻辑图、逻辑表达式和真值表描述。

时序逻辑一般用逻辑图、逻辑方程式（状态方程、输出方程、驱动方程）、状态转换表、状态转换图和时序图来描述。

6—2 作出与表1所示状态表对应的状态图。

6—3 用边沿触发D触发器和与非门设计一个三位右移寄存器，用一控制端X控制，当0=X时能串行输入新数据ID，当1=X时具有自循环功能。

A BD C2111/10X/010/011/010/001/101/010/011/000/001/1QQSETCLRDQQSETCLRDQQSETCLRDXD ID OCP6—4 完成下列设计：1. 画出用J-K 触发器实现的四位右移寄存器的逻辑图（数据向高位移位定义为右移，寄存器的输出1Q 2Q 3Q 4Q ，设4Q 为高位。

2. 用上述四位右移寄存器实现下列计数器，写出设计步骤，画出逻辑图。

CP 1Q 2Q 3Q 4Q0 0 0 0 0 11 0 0 02 0 1 0 0 31 0 1 0 4 0 1 0 1 5 0 0 1 0 6 0 0 0 1 70 0 0 0答：由题意知，计数器是由右移寄存器实现的，所以只要确定第一个JK 触发器的驱动方程即可。

根据给出的状态转换表，可得卡诺图。

化简得43Q Q Q Q Q Q D ++=⋅⋅=6—5 用一片74LS161和必要的门电路构成一个可控计数器。

当控制端C=1时，实现八进制计数；C=0时，实现四进制数。

39.试分析图 P6-39 所示的各时序电路。 （1）列出图（a）,（b）, （c）, （d）各电路的状态表，指出电路的逻辑功能。 （2）画出图（e）,（f）电路的输出波形，指出电路的逻辑功能。 解： （1）图（a）的态序表如表解 6-39（a）所示，该电路为模 6 计数器（或 6 分频电路） ，
n 1 8.解：状态方程为： Q0 X , Q1n1 XQ0 XQ1
输出函数为： Z X Q1 状态表如表解 6-8 所示，状态图如图解 6-8 所示。 逻辑功能为：110 序列检测器。
9.
n 1 n 1 Q 0 Q 2 Q1 Q 2 Q0 Q1Q2 , Q1n1 Q0 , Q2 Q1 解：状态方程为： Q0
15. 解：设 S 0 为初始状态；
S1 为接收到一个 1 的状态；
S 2 为在收到 1 后接收到一个 0 的状态；
S 3 为在顺序收到 10 后接收到一个 1 的状态；
S 4 为在顺序收到 101 后接收到一个 1 的状态；状态图如图解 6-15（1） （2）所示.
16.解： （a）最大等价类为：[AF],[BE],[CG],[D]，简化状态表如表解 6-16（a）所示。 （b）最大等价类为：[ABC],[D],[E],简化状态表如表解 6-16（b）所示。
37.解：用 74LS161 实现模 7 计数器，组合电路真值表如表解 6-37 所示。逻辑电路如图解 6-37 所示。
38.解： （1）用 74LS161 实现模 7 计数，Z 由 CP 和 X 相与得到，函数表如表解 6-38（1） 所示，逻辑电路图如图解 6-38（1）所示。
（2）采用计数型：可用 74LS194 构成模 6 扭环型计数器，然后再用一片 3-8 译码器实 现双序列码输出：Z1 110100 , Z 2 010011 。 序列码输出函数表如表解 6-38 （2） 所示， 逻辑电路图如图解 6-38（2）所示。 （3）八路脉冲分配器：用 74LS161 实现模 8 计数，时钟 CP 同时作为 3-8 译码器的 选通信号，只有当 CP=1 时才有译码输出，其电路图和波形图如图解 6-38（3a）(3b)所示。

第六章时序逻辑电路6.1 基本要求1. 正确理解组合逻辑电路、时序逻辑电路、寄存器、计数器、同步和异步、计数和分频等概念。

2. 掌握时序逻辑电路的分析方法，包括同步时序逻辑电路和异步时序逻辑电路。

3. 熟悉寄存器的工作原理、逻辑功能和使用。

4. 掌握二进制、十进制计数器的构成原理。

能熟练应用集成计数器构成任意进制计数器。

5. 掌握同步时序逻辑电路的设计方法。

6.2自测题一、填空题1．数字电路按照是否有记忆功能通常可分为两类：、。

2．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。

3．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。

4. 用D触发器来构成12进制计数器，需要个D触发器。

二、选择题1．同步计数器和异步计数器比较，同步计数器的显著优点是。

A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。

2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。

A.4B.5C.9D.203. N个触发器可以构成最大计数长度（进制数）为的计数器。

A.NB.2NC.N2D.2N4. N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N5．五个D触发器构成环形计数器，其计数长度为。

A.5B.10C.25D.326．同步时序电路和异步时序电路比较，其差异在于后者。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关7．一位8421BCD码计数器至少需要个触发器。

A.3B.4C.5D.108.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。

A.2B.3C.4D.89．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。

A.1B.2C.4D.810．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。

A.2B.6C.7D.8E.1011．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。

第六章 时序逻辑电路6-1 分析题图6-1所示的同步时序电路，画出状态图。

题图6-1解： 11221211n n n n J K Q T Q Z Q Q ====，，，，11111111212n n n n nn n nQ J Q K Q Q Q Q Q Q +=+=+=+122212n n n n Q T Q Q Q +=⊕=⊕，状态表入答案表6-1所示，状态图如图答案图6-1所示。

答案表6-1答案图6-16-2 分析题图6-2所示的同步时序电路，画出状态图。

题图6-2 解：按照题意，写出各触发器的状态方程入下：11J K A ==，21n J Q =，21K =，1212n n nQ Q Q +=，111n n Q A Q +=⊕状态表入答案表6-2所示，状态图如图答案图6-2所示。

答案表6-2答案图6-2Q 2n Q 1n Q 2n+1 Q 1n+1 Z0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1A Q 2n Q 1n Q 2n+1 Q 1n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0CLK D 1D 2D 3Q 3Q 2Q 1Q 2Q 3Q 1Q 1Q 2Q 3&6-3分析题图6-3所示的同步时序电路，画出状态图。

题图6-3解：按照题意，写出各触发器的状态方程入下：1112213232131n n n nn J K T J K Q Q T J Q Q K Q ========1，，， 133********n n n n n n n nQ J Q K Q Q Q Q Q Q +=+=+ 1222132n n n n nQ T Q Q Q Q +=⊕=⊕ 1111111n n n n Q T Q Q Q +=⊕=⊕=答案表6-3答案图6-36-4 在题图6-4所示的电路中，已知寄存器的初始状态Q 1Q 2Q 3=111。

第六章 时序逻辑电路【题 6.3】 分析图P6.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y图P6.3【解】驱动方程:11323131233J =K =Q J =K =Q J =Q Q ;K =Q ⎧⎪⎨⎪⎩ 输出方程:3YQ =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+11313131n 12121221n+13321Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +⎧=+=⎪=+=⊕⎨⎪=⎩ 电路能自启动。

状态转换图如图A6.3【题 6.5】 分析图P6.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

A 为输入逻辑变量。

图A6.3Y图P6.5【解】驱动方程: 1221212()D AQ D AQ Q A Q Q ⎧=⎪⎨==+⎪⎩输出方程: 21Y AQ Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+112n+1212()Q AQ QA Q Q ⎧=⎪⎨=+⎪⎩ 电路的状态转换图如图A6.51图A6.5【题 6.6】 分析图P6.6时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。

说明电路实现的功能。

A 为输入变量。

AY图P6.6【解】驱动方程: 112211J K J K A Q ==⎧⎨==⊕⎩输出方程: 1212Y AQ Q AQ Q =+将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+111n+1212QQ Q A Q Q ⎧=⎪⎨=⊕⊕⎪⎩ 电路状态转换图如图A6.6。

A ＝0时作二进制加法计数，A ＝1时作二进制减法计数。

01图A6.6【题 6.7】 分析图P6.7时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y图P6.7【解】驱动方程: 001023102032013012301;;;J K J Q Q Q K Q J Q Q K Q Q J Q Q Q K Q==⎧⎪=∙=⎪⎨==⎪⎪==⎩ 输出方程: 0123Y Q Q Q Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:*00*1012301*2023012*3012303()Q ()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q⎧=⎪=++⎪⎨=++⎪⎪=+⎩ 设初态Q 1Q 3Q 2Q 1 Q 0=0000，由状态方程可得：状态转换图如图A6.7。

第六章 时序逻辑电路【题 6.3】 分析图P6.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y图P6.3【解】驱动方程:11323131233J =K =Q J =K =Q J =Q Q ;K =Q ⎧⎪⎨⎪⎩ 输出方程:3YQ =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+11313131n 12121221n+13321Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +⎧=+=⎪=+=⊕⎨⎪=⎩ 电路能自启动。

状态转换图如图A6.3【题 6.5】 分析图P6.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

A 为输入逻辑变量。

图A6.3Y图P6.5【解】驱动方程: 1221212()D AQ D AQ Q A Q Q ⎧=⎪⎨==+⎪⎩输出方程: 21Y AQ Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+112n+1212()Q AQ QA Q Q ⎧=⎪⎨=+⎪⎩ 电路的状态转换图如图A6.51图A6.5【题 6.6】 分析图P6.6时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。

说明电路实现的功能。

A 为输入变量。

AY图P6.6【解】驱动方程: 112211J K J K A Q ==⎧⎨==⊕⎩输出方程: 1212Y AQ Q AQ Q =+将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+111n+1212QQ Q A Q Q ⎧=⎪⎨=⊕⊕⎪⎩ 电路状态转换图如图A6.6。

A ＝0时作二进制加法计数，A ＝1时作二进制减法计数。

01图A6.6【题 6.7】 分析图P6.7时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y图P6.7【解】驱动方程: 001023102032013012301;;;J K J Q Q Q K Q J Q Q K Q Q J Q Q Q K Q==⎧⎪=∙=⎪⎨==⎪⎪==⎩ 输出方程: 0123Y Q Q Q Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:*00*1012301*2023012*3012303()Q ()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q⎧=⎪=++⎪⎨=++⎪⎪=+⎩ 设初态Q 1Q 3Q 2Q 1 Q 0=0000，由状态方程可得：状态转换图如图A6.7。

2 1 0 2 1 0 1 0 2 1 0 ' ' ' ' 2 1 0 1 0 1 0 1 0 ' ' ' ' ' 2 1 0 2 1 0 1 0 2 1 0
) Q (Q
) 0 (Q
电路图如下图所示：
【题6-34】设计一个控制步进电机三相六状态工作的逻辑电 路。如果用1表示电机绕组导通，0表示电机绕组截止，则三 个绕组ABC的状态转换图应如下图所示。M为输入的控制变 量，当M=1时 为正转，M为0时为反转。
第六章 时序逻辑电路
解：74160的状态转换图如A6.24所示；当A=0时74LS147的输 ' ' ' ' 出为Y 3 Y 2 Y 1 Y 0 1110 ,74160的数据输入端 D 3 D 2 D 1 D 0 0001 则状态转换顺序将如图所示，即成为九进制计数器。输出的 脉冲Y的频率为CLK频率的1/9。以此类推可得：
低电平 输入端 1/9 1/8 1.11 1.25
1/7 1/6
1/5 1/4 1/3 1/2 0
1.43 1.67
2 2.5 3.33 5 0
【6.29】设计一个序列信号 发生器电路，使之在一系列 CLK信号作用下能周期性地 输出“0010110111”的序列 信号。 解：方案：十进制计数器 和8选1数据选择器 十进制计数器选用74160， 则计数器状态 Q 3 Q 2 Q 1 Q 0 与输出Z之间的关系真值 表如右图所示。
MQ MQ MQ
*
' 2 ' 3 ' 1
பைடு நூலகம்

M Q M Q M Q
' '

第六章时序逻辑电路1.解：状态迁移图计数器的计数模为六。

2.（1）由所给方程画出逻辑图(2)该电路是异步电路，对异步电路的分析，主要注意每一级触发器的时钟。

对Q2、Q3而言，因为其J=K=1，每一时钟下降沿必翻转，即在Q1由1→0时，Q2翻转一次；同样，Q2由1→0时，Q3翻转一次。

为了判断电路的计数模，应先作出状态迁移表。

该电路为一个具有自启动能力的异步模九计数器(3) 由上述状态迁移表，可画出状态迁移图，如图所示。

2. 解 由波形图直接得状态迁移关系。

由此可看出该计数器是一个同步模六递减计数器。

由状态迁移表、作出卡诺图，从而求得各级触发器的特征方程，再与JK 触发器特征方程n nn Q K Q J Q+=+1相比较，即可得激励方程：nAn B nC A nAB nAC A n Cn A B nB n AC nAn A nB n A nB nC nA nB n Cn A nC nB nA n C Q Q Q C K Q K Q K J Q Q J Q Q J Q Q Q Q Q Q Q Q Q Q Q Q Q Q ========+=+=+++11111迁移表卡诺图 如选D 触发器，则激励方程为：nAn B nC nAA n CnA nB n A B nCn A nC nB nA C nAn A n C nA nB n A n B n Cn A nC n B n A n C Q Q Q C QD Q Q Q Q D Q Q Q Q Q D Q Q Q Q Q Q Q Q Q Q Q Q Q ==+=+==+=+=+++111由激励方程画出逻辑图。

D 触发器电路图。

最后还应检验自启动能力： 110→011； 111→110 显然该电路具有自启动能力。

3. 解：写出方程 激励方程：nnn Q Q D Q D 21211⊕==特征方程：nnn n n Q Q QQ Q 2112111⊕==++状态真值表状态迁移图该电路为同步四进制加法计数器。

P6-19 解：由状态图作出状态转移表如表解 6-19 所示，由状态转移表可作出各触发器的次态卡 诺图和输出函数卡诺图如图解 6-19 所示。由图解 6-19 求得各触发器的状态方程和输出函 数，最后求得各触发器的激励函数：
n 1 Q2 Q1 Q0 Q 2 ,
Q1n 1 Q 2 Q0 Q1 Q2 Q1 Q0 Q 2 Q1 Q 0 Q 2 Q0 Q1 Q2 Q0 Q1 , Q0n 1 Q 2 Q 0 Q2 Q1 Q0 ,
3. 试用 JK 触发器和 D 触发器分别构成下列电路： （1） 四位二拍接收数据寄存器； （2） 四位单拍接收数据寄存器。 解： （1） 由 JK 触发器构成的四位二拍接收数据寄存器如图解 6-12（a）所示，由 D 触发器构成的四位二拍接收数据寄存器如图解 6-12（b）所示。
（2） 由 JK 触发器构成的四位单拍接收数据寄存器如图解 6-12（c） ， （d）所示， 由 D 触发器构成的四位单拍接收数据寄存器如图解 6-12（e）所示。
J 2 Q1 Q0 , K2 1,
J 1 Q 2 Q0 , K 1 Q2 Q0 ,
J0 Q2 K 0 Q2 Q1
Z Q2 Q11 Q 0
20.设计一个时序逻辑电路，该时序电路的工作波形图由图 P6-20 给出。
图 P6-20 解：该时序电路可视为一个三输出的脉冲分配器，工作波形的周期为八拍，可以先用八进 制计数器产生 8 个状态作为组合电路的输入， 然后通过组合电路产生三路输出， 其电路结 构框图如图解 6-20 所示，组合电路的真值表如表解 6-20 所示。 （设计数器的输出为：
S1 为接收到一个 1 的状态；
S 2 为在收到 1 后接收到一个 0 的状态； S 3 为在顺序收到 10 后接收到一个 1 的状态；

waajl 第六章习题参考答案6-1在逻辑功能上，时序电路的输出不仅与该时刻的输入有关， 还与电路原来的 状态有关；而组合逻辑电路的输出仅取决于该时刻的输入。

在电路结构上，时序 电路要含有存储电路一一通常有触发器构成， 并且触发器的输出与电路输入之间 存在反馈连接，而组合逻辑电路不含有存储元件，也无反馈连接。

6-2由于组合逻辑电路的输出仅取决于当前时刻的输入， 因此只需逻辑函数就足 以描述；但是时序逻辑电路的输出不仅与当前的输入有关， 还与电路的原状态一 —也就是以前的输入序列有关，因此需要用驱动方程、状态方程和输出方程才能 准确描述它的功能。

6-3由逻辑电路图可写出电路的 驱动方程：FF 0: D o =Q oFF : D i =Q^ Q i 输出方程：F= QQ i将驱动方程代入D 触发器的特性方程Q*=D 中，得状态方程： Q o *=D o =Q o ； Q i *=D i =Q o 二 Q i设初态为Q i Q o =oo ,则有状态方程和输出方程可列出状态转换表如下:Q i Q D o 0 0_i i o' i i QQoo Joi* /i/oi — /o io功能：同步两位二进制加法计数器（或称同步四进制加法计数器）6-4(1)由逻辑电路图写出各触发器的驱动方程和时钟方程 FF: Jo=(Q 2Q i )，K o =i ，CLK=CLK FF : Ji=Q o ，K i =(ChQ o): CLK=CLK FF : Jz=i ，K 2=i ，CLK= QQ i * Q o * o i i_o_ i io oFo o o i由状态转换表可以画出 状态转换图:⑵将驱动方程代入JK 触发器的特性方程Q*=JQ+KQ , （3个触发器都是下 降沿触发），得状态方程：Q o *= J b Q o +K o Q=（QQ i ） Q o =（QQ i +Q ），CLK 下降沿动作Q i *= Ji Q i +K 1 Qi =Q D Q I +Q 2 Q o Q i = Q i Q 0+Q 2 Q 1Q 0: CLK 下降沿动作 Q 2*= J 2Q 2 +K 2 Q=C 2 '，Q i 降沿动作（3）列出状态转换表和状态转换图（设初态Q2QQ O =OOO ）CLK ChQ i Q o Q 2*Q i *Q o * CLK=CLK=CLK CLK=Q ii 0 0 00 0 i• 2 0 0 i 0 i 0J •3 0 i 0 0 i i•4 0 i i i 0 0•5 i 0 0 i 0 i•6i 0 i i i 0•7 i i 0 0 0 0• J无效状态Q 2Q i Q o =111，次态Q 2*Q I *Q O *=OOO ,进入有效状态⑷分析电路功能异步七进制加法计数器，可自启动6-5驱动方程和时钟方程FF : D o =Q o ，CLK=CLK 下降沿触发） FF : D i = Q i : CLK=Q （上升沿触发） FF : D 2= Q 2: CLK= Qi （上升沿触发） 状态方程： Q o *=Q o : CLK 下降沿 Q i *=Q i : Q o 上升沿 Q 2*=Q 2 : Q i 上升沿i o CLK QQ i Q o Q 2*Q i *Q o *CLK=CLKCLK=Q oCLK=Qii 0 0 0 i i i2 i i i i i 03 i i 0 i 0 i •4 i 0 i i 0 0•5 i 0 0 0 i i60 i i 0 i 0J> 0i0* 0iii00iii j ； iio *7O i O O O i J8 O O i O O O JQ2、Q i、Q0的波形图:6-6FF: J0=K6=1, Q o*= Q oFF : Ji= K=((CQ)+CQoy)匕CG O+CQ o', Q i*=(CC b+CQoJQ i+(CQ+CQ o丁Q iFF: Jz= K2=((CQQ i+CQ i Q o )) =CQQ 1+CQ1 Q o , Q2*=(CQ o Q i +CQ i Q o )Q +(CQ0Q i +CQ i Q o ) Q2(1) C=O 时，Q o*= Q oQ i*=Q o Q i + Q o Q i=(Q o 二Q i)Q2*=Q i Q o Q2+(Q Q o ) Q2=(Q i Q o hO2设初态为Q2Q i Q o=OOO,状态转换表：Q2 Q i Q o Q2* Q i* Q o*O O O i i ii i i i i Oi i O i O ii O i i O Oi O O O i iO i i O i OO i O O O iO O i O O O功能：同步八进制减法计数器⑵C=i时，Q o*= Q oQ i*=Q o Q i + C O Q i=Q o 二Q iQ2*=Q i Q o Q2 *+(Qi Q o) Q2=Q i Q o ㊉Q2设初态为Q2Q i Q o=OOO,状态转换表：_____________Q2 Q i Q o Q2* Q i* Q o*电路功能：异步八进制减法计数器0 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 1 0 01 0 0 1 1 0 11 0 1 1 1 01 1 0 : 1 1 11 1 1 0 0 0功能：同步八进制加法计数器(2)状态分配，画出状态转换图用3位二进制编码000~101分别表示S0~S5,输出为C000/0”001/0 *010/1 /0101 */0100 V/0011(3)画出次态卡诺图,001/0 010/0 100/0 011/0101/0 000/1 X XQ0Q2、00 01 11 100 0 0 F \1L 1 J0 、X」XQ2*=Q2Q Q +Q1Q06-7(1)画出原始状态转换图设计数器的6个状态分别为S0~S5，C作为进位输出信号/1 /01并写出状态方程00 01 11 10Q2*Q1*Q O*及F的卡诺图Q2*卡诺图Q 2*= Q i Q o Q 2 + Q o Q 2,则 J 2= Q1Q 0，K 2=Q o (逻辑电路略) 6-8十二进制加法计数器需要4个D 触发器，用OOOOTOii 分别表示状态Sr-Si i ， 进位输出信号用F 表示设初态为Q 2Qi_____________________________Q 3 Q Q i Q OQ 3* Q 2* Q i * Q O * F O O O O0 0 0 i 0 0 0 0 i 0 0 i 0 0 0 0 i 0 0 0 i i 0Q i *=Q i Q o +Q 2 Q i Q o(4)与JK 触发器的特性方程 Q*=JQ+ KQ 进行比较，求驱动方程 FF : Q o *=Q o ，故 J 0=K o =1;FF : Q i *=Q i Q o'+QQ iQ = (QQ o )Q i +(Q o)Q i ，故 J= Q 2Q , £=Q ;FF : Q 2*=Q 2Q o +QQ o =(QQ o )Q 2"+ (QQ o + Q oj Q ,故 J 2= QQ , K 2=(QQ+ Qf)"= Q i Q o ;(6)检测能否自启动无效状态为iio 和iii ，由状态方程可求出次态分别为iii 和ioo ，故可以 自启动。

第六章 时序逻辑电路【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y图P6.3【解】驱动方程: 11323131233J =K =Q J =K =Q J =Q Q ;K =Q ⎧⎪⎨⎪⎩输出方程:3YQ =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+11313131n 12121221n+13321Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +⎧=+=⎪=+=⊕⎨⎪=⎩e 电路能自启动。

状态转换图如图【题】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

A 为输入逻辑变量。

图A6.3Y图P6.5【解】驱动方程: 1221212()D AQ D AQ Q A Q Q ⎧=⎪⎨==+⎪⎩输出方程: 21Y AQ Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+112n+1212()Q AQQ A Q Q ⎧=⎪⎨=+⎪⎩ 电路的状态转换图如图1图A6.5【题 】 分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。

说明电路实现的功能。

A 为输入变量。

AY图P6.6【解】驱动方程: 112211J K J K A Q ==⎧⎨==⊕⎩输出方程: 1212Y AQ Q AQ Q =+将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+111n+1212Q Q Q A Q Q ⎧=⎪⎨=⊕⊕⎪⎩ 电路状态转换图如图。

A ＝0时作二进制加法计数，A ＝1时作二进制减法计数。

01图A6.6【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y图P6.7【解】驱动方程: 001023102032013012301;;;J K J Q Q Q K Q J Q Q K Q Q J Q Q Q K Q==⎧⎪=•=⎪⎨==⎪⎪==⎩ 输出方程: 0123Y Q Q Q Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:*00*1012301*2023012*3012303()Q ()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q⎧=⎪=++⎪⎨=++⎪⎪=+⎩ 设初态Q 1Q 3Q 2Q 1 Q 0=0000，由状态方程可得：状态转换图如图。

数字电路与系统第六章时序逻辑电路（第5-6节）课堂笔记及练习题主题：第六章时序逻辑电路（第5-6节）学习时间： 2016年6月13日—6月19日内容：一、本周知识点及重难点分布表12-1 本周知识点要求掌握程度一览表二、知识点详解【知识点1】寄存器（1）定义：在数字电路中，用来存放二进制数据或代码的电路称为寄存器。

寄存器是由具有存储功能的触发器组合起来构成的。

一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。

（2）寄存器的分类（按功能分类）：①基本寄存器：只能并行送入数据，需要时也只能并行输出②移位寄存器：移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。

1、集成寄存器74LSl7574LS175的控制端功能：①RD是异步清零控制端。

②D0～D3是并行数据输入端。

③CP为时钟脉冲端。

④Q0～Q3是并行数据输出端。

表12-2 74LS175的功能表2、移位寄存器移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。

（1）单向移位寄存器1）右移寄存器（D 触发器组成的4位右移寄存器）右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。

QR C11D∧1DC1∧R Q1DC1∧R Q1DQ∧RC1Q 0Q 1Q 2Q 3CP CRI D 串行输入串行输出D 0D 1D 20FF 1FF 2FF 3FF 并 行 输 出D 3图12-1 D 触发器组成的四位右移寄存器设移位寄存器的初始状态为0000，串行输入数码D I =1101，从高位到低位依次输入。

其状态表如下：表12-3 右移寄存器状态表CP Q 0Q 1Q 21234567893Q I D 111图12-2右移寄存器的时序图在4个移位脉冲作用下，输入的4位串行数码1101全部存入了寄存器中。

第五章锁存器和触发器1、Q n 1二S RQ n, SR = O2、Q n, 03、324、TCP J I I I I I I I7、4-13题解图8、D= A 二BCP_ I~I I~I I~I I~I I~LI Iz卄I TH 1D i - I i i1 . I | , __ L,I ■ I ______第六章时序逻辑电路1、 输入信号，原来的状态2、 异3、 n 5、反馈清零、反馈置数扌-6、N乂—LJ UU 仑厂 II ~ 7、状态方程和输出方程：㈣ =A®Q'tZ^AQ&激励方程A =Kq = A &/. =e 0=i 状态方程0：戚；忧"无©土死输出方程Z=AQ1Q0根据状态方程组和输出方程可列出状态表，如表题解6 . 2 . 4所示，状态图如图题解2. 4 所示。

Q - M?； + M V ；* Q ； = + “：14、图题解6.2.4Q；・枫"烟00保持，01右移10左移11并行输入当启动信号端输人一低电平时，使S仁1 ,这时有So= Sl= 1 ,移位寄存器74HC194执行并行输人功能，Q3Q2Q1Q0 = D3D2D1D0 = 1110。

启动信号撤消后，由于Q°= 0,经两级与非门后，使S仁0 ,这时有S1S0= 01 ,寄存器开始执行右移操作。

在移位过程中，因为Q3Q2、Q1、Q0中总有一个为0,因而能够维持S1S0=01状态，使右移操作持续进行下去°其移位情况如图题解6, 5, 1所示。

该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生电路。

-JT AAA TL幺I15、状态方程为儿⑷儿個)X(O24、解：74HC194功能由S1S0控制。