当前位置：文档之家 › 微机原理4章总线周期和时序

微机原理4章总线周期和时序

  • 格式：ppt
  • 大小：466.50 KB
  • 文档页数：35

下载文档原格式

  / 35

合集下载

微机原理与接口第二版(陈红卫版)参考答案及复习纲要

微机原理与接口第二版(陈红卫版)参考答案及复习纲要

第一章1．将下列十进制数转换成二进制数。

（1）49 （2）49.75 （3）100 （4）100.8125解：（1）（49）10=（110001）2（2）（49.75）10=（110001.11）2（3）（100）10=（1100100）2（4）（100.8125）10=（1100100.1101）22．将下列十六进制数转换成二进制数和十进制数。

（1）FAH （2）78A2H （3）FFFFH （4）3CH解：（1）（FA）16=（11111010）2=（250）10（2）（78A2）16=（111100010100010）2=（30882）10（3）（FFFF）16=（1111111111111111）2=（65535）10（4）（3C）16=（111100）2=（60）103．将下列二进制数转换成十六进制数和八进制数。

（1）101101.11 （2）1111111 （3）1101001011.01 （4）10111101解：（1）（101101.11）2=（2D.C）16=（55.6）8（2）（1111111）2=（7F）16=（177）8（3）（1101001011.01）2=（34B.4）16=（1513.2）8（4）（10111101）2=（BD）16=（275）84．设机器字长为8位，写出下列各二进制数的原码、反码和补码。

（1）+1010101 （2）-1000000 （3）+1111111 （4）-1111111解：（1）原码：01010101；反码：01010101；补码：01010101。

（2）原码：11000000；反码：10111111；补码：11000000。

（3）原码：01111111；反码：01111111；补码：01111111。

（4）原码：11111111；反码：10000000；补码：10000001。

5．设下列四组为8位二进制补码表示的十六进制数，计算a+b和a-b，并判断其结果是否溢出。

微机原理(杭州电子科技大学【4】8086系统结构[2-3]

微机原理(杭州电子科技大学【4】8086系统结构[2-3]

15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28

微机原理4章总线周期和时序

微机原理4章总线周期和时序
4.4.4 PCI 总线 PCI(Peripheral Component Interconnect) 总线性能优良，可同时支持多组外设，又不 受制于微处理器，并且兼容 ISA、EISA等 总线，与它们共存于 PC 系统中，它的规范 确保了“即插即用”的实现，极大的方便了 用户，从而得到广泛的应用,成为总线的主 流。
读写使能信号 E
读写选择信号R/W 芯片选择信号 CS 数据、指令选择信号 D/I
数据 DB7~DB0
注：D/I=1 为数据操作；D/I=0 为写指令或读状态
7
4.2 处理器总线
4.2.1 8086微处理器的工作模式
最小模式：系统中只有一片8086,其存储 容量不大,所要连的I/O端口也不多,总线控 制逻辑电路被减到最小。 最大模式：构成的系统较大,可能包含不 只一片微处理器,或要求有较强的驱动能力 ,带有一个总线控制器8288。
24
4.3.1 8086的读周期时序
CLK
T1 T2
M / IO A19~A16/S6~S3
A15~A0
BHE/S7 ALE
RD
高M A19~A16 地址输出

DT/R DEN
T3
T4
低IO S6~S3
DATA IN
25
5.若到时数据出不来,可用一个产生READY 信号的电路,使在T3和T4之间产生一个或几 个Tw来解决时序配合
第4章 处理器总线时序和系统总线
4.1 概述 4.2 处理器总线 4.3 8086典型时序分析 4.4 其它总线简介
1
4.1 概述
4.1.1 指令周期、总线周期和T状态
指令周期—执行一条指令所需的时间。 不同指令的指令周期是不同的。

微机原理期末重点总结

微机原理期末重点总结

第一章1.微型计算机（Microcomputer）：采用微处理器为核心构造的计算机2.微处理器（Microprocessor）：微型机的运算和控制核心，称为中央处理单元（CPU：Central Processing Unit），将控制器和运算器集成在一片或几片芯片上构成3.微型计算机（MicroComputer）是指以微处理器为核心，配上存储器、输入/输出接口电路等所组成的计算机。

4．微型计算机系统（Micro Computer System）是指以微型计算机为中心，配以相应的外围设备、电源和辅助电路（统称硬件）以及指挥计算机工作的系统软件所构成的系统。

5.总线：计算机中各功能部件间传送信息的公共通道，是微型计算机的重要组成部分。

5.1地址总线AB：在对存储器或I/O端口进行访问时，通过地址总线传送由CPU提供的要访问存储单元或I/O端口的地址信息。

（单向总线）数据总线DB：从存储器取指令或读写操作数，对I/O端口进行读写操作时，指令码或数据信息通过数据总线传输。

（双向总线）控制总线：各种控制或状态信息通过控制总线传输6. 基数(Radix)：一个数制所包含的数字符号的个数，被称为基数，记为r。

7.在二进制计数系统中，最高位表示符号位，“0”表示正数，“1”表示负数，其余表示数值。

7.1补码：反码末位（包括小数）加17.2由原码直接求补码：二进制数低位（包括小数）的第一个1右边保持不变（包含此1），左边依次求反8.BCD码用4位二进制数表示1位十进制数，只取十个状态，而且每四个二进制码之间是“逢十进一”。

(常使用8421码：即0000～1001)8.1“0～9”的ASCII码是30H～39H“A～Z”的ASCII码是41H～5AH“a～z”的ASCII码是61H～7AH第二章1.总线接口单元BIU：取指令时，BIU负责从内存的指定地址处取出指令，送到指令队列流中排队，执行指令中需要操作数时，也由BIU从内存的指定地址中取出，送给EU参加运算。

第05章-总线总线周期和时序PPT课件

第05章-总线总线周期和时序PPT课件

通过总线收发器8286供给
开销小，成本低
12
8282（8BIT数据锁存器） 8286（8BIT双向数据缓冲器）
8288（总线控制器） 8284（时钟发生器）
8289：总线仲裁器
13
14
15
第三节 8086／8088CPU的总线周期
1．时钟周期：时钟脉冲的重复周期，时钟信号CLK由8284产生。
6．DEN(Data Enable)：数据总线允许信号(输出、三态)
激活数据总线缓冲器，8286/8287的输出允许信号。
8
7．HOLD（HOLD Request）：总线保持请求信号(输入) 其他总线主模块，如DMA控制器要求使用系统总线的申请信号。 8．HLDA(Hold Acknowledge)：总线保持响应信号(输出) 主CPU对HOLD的响应信号。 9．SS0 (system status output）：系统状态信号
• A8—A15：地址线（输入/输出、三态） 3．Al6/S3 — Al9/S6 ：地址/状态复用线(输出、三态) S6=0，表示8086／8088CPU当前与总线相连。 S5=IF的状态。 S4和S3状态的组合指出当前正使用哪个段寄存器
5
4．RD（Read）：读信号（输出、三态）
5．READY：准备就绪（输入），存储器或IO端口输入给CPU的状态 READY=1：内存或I／O设备已做好输入输出数据的准备工作 READY＝0：存储器或I／O设备工作速度慢，没有准备好数据，则CPU在T3
总线标准：
1． 物理特性：根数、排列方式、插头插座形状 2． 功能特性：引脚功能 3． 电气特性：线上信号传输方向、有效电平范围 4． 定时特性：线上信号的时间有效性（时序）
总线分类：

微机原理及接口技术郑大测试题

微机原理及接口技术郑大测试题

《微机原理及接口技术》第01章在线测试剩余时间：59:51第一题、单项选择题（每题1分，5道题共5分）1、Pentium属于＿＿＿＿＿＿＿＿＿＿位结构的处理器。

A、8B、16C、32D、642、处理器也称为＿＿＿＿＿＿＿＿＿＿。

A、控制器B、运算器C、中央处理器D、系统总线3、微机系统中各个功能部件通过＿＿＿＿＿＿＿＿＿＿相互连接。

A、系统总线B、芯片组C、I/O接口D、主存芯片4、在计算机系统的层次结构中，＿＿＿＿＿＿＿＿＿＿＿＿＿属于物理机。

A、用户层B、操作系统层C、机器语言层D、高级语言层5、软件兼容的关键是保证＿＿＿＿＿＿.A、向后兼容B、向前兼容C、向下兼容D、向下兼容第二题、多项选择题（每题2分,5道题共10分）1、微型机硬件主要由＿＿＿＿＿＿＿＿＿＿和系统总线等组成。

A、处理器（CPU)B、存储器C、I/O接口D、操作系统E、外设2、地址总线上传输的信息包含＿＿＿＿＿＿＿＿＿＿。

A、存储器地址B、存储器数据C、I/O地址D、I/O数据E、控制信息3、在计算机系统的层次结构中，＿＿＿＿＿＿＿＿＿＿＿＿＿属于物理机。

A、数字电路层B、操作系统层C、机器语言层D、高级语言层E、汇编语言层4、按照冯•诺伊曼思想，计算机的5大基本部件有＿＿＿＿＿＿＿＿＿＿＿＿＿.A、处理器B、控制器C、运算器D、输入设备E、输出设备5、Pentium 4及之后的IA-32处理器具有＿＿＿＿＿＿＿＿＿＿＿＿＿多媒体指令。

A、MMXB、SSEC、SSE2D、SEE3E、3D NOW！第三题、判断题（每题1分，5道题共5分）1、微机主存只要使用RAM芯片就可以了。

正确错误2、处理器进行读操作,就是把数据从处理器内部读出传送给主存或外设.正确错误3、IA-64结构是IA-32结构的64位扩展，也就是Intel 64结构。

正确错误4、处理器字长是处理器每个时间单位可以处理的二进制位数。

正确错误5、时钟频率是处理器的基本性能参数之一.正确错误《微机原理及接口技术》第02章在线测试剩余时间：59:49第一题、单项选择题（每题1分，5道题共5分)1、在DOS/Windows平台，汇编语言源程序文件通常采用＿＿＿＿＿＿＿＿＿＿作为扩展名。

微机原理习题集(含完整答案)

5
72，8088/8086 CPU 系统中装在系统板上的接口称为 ，而装入扩展槽上 的接口称为 接口。 73，8088/8086 CPU 系统中，用于访问外设接口的输入指令助记符为 ，而输 出指令的操作助记符为 。 74，8088/8086 系统中，分配在系统板上的接口的端口地址 个，其端口 。 编址范围为 75，8088/8086 系统中，分配在扩展槽上接口有 个，其端口编址范围 为 。 76，计算机机中 CPU 与外设进行数据传递，广泛采用的控制方式有 ， 和 。 和 。 77， 8088/8086 系统中， CPU 对 I/0 端寻址方式有两种即 和 系统中。 78，程序查询 I/O 方式主要运用在 79，I/O 设备发出中断请求的先决条件是 。 80，在 PC 机系统中使用的中断控制器是 芯片，该中断控制器可接受 级硬件外中断。 81 ， PC 机系统中，中断 优先做级 别最高 的 为 中断， 而级 别最 低 的 为 中断。 82， 在中断执行期间， CPU 要做的工作， 即 、 、 。 83，8088/8086 CPU 提供的中断控制系统，它最多能处理 个不同类型的中 断。 计算得到。 84，在 8088/8086 系统中，中断向量地址由 、 、 。 85，8088/8086 CPU 允许接受三种类型的中断： 86，8088/8086 CPU 的外中断是指 ，而内中断是指 中断。 87，8088/8086 CPU 中用作中断屏蔽的标志为关中断时，该标志位是 。 信号后将 88，8259A 中断控制器中在发生 INTR 中断，接收到 CPU 发回______ 码放入数据总线。 89，8088/8086 CPU 中接受不可屏蔽的中断是由 得到的。 90，8088/8086 CPU 中接受可屏蔽的中断是由 得到的。 91， 8088/8086 指令系统中， 用来开中断的指令为 ， 关中断指令为 。 92，在中断服务子程序中首先要执行的操作是 。 93，在中断服务子程序最末一条指令是 。 94，要实现多中断嵌套，在中断服务子程序要执行 操作。 95，在中断服务子程序中，保护现场是指保护 。 96，在中断向量表中存放的是 。 97，中断服务子程序的入口地址是由 和 。 98，指令是控制计算机进行 的命令，中央处理器所能执行的各种指令的 总和称为 。 99，一台计算机能执行多少种指令，是在 时确定的，8086/8088 指令系统 共有 条指令。

微机原理与接口技术完整版答案(第二版)

课后答案：2.1 将下列十进制数分别转换为二进制数、八进制数、十六进制数。

128D=10000000B=200O=80H1024D=10000000000B=2000O=400H0.47D=0.01111000B=0.36O=0.78H625D=1001110001B=1161O=271H67.544D=1000011.1000B=103.4264O=43.8BH2.2 将下列二进制数转换成十进制数。

10110.001B=22.125D11000.0101B =24.3125D2.3 将下列二进制数分别转换为八进制数、十六进制数。

1100010B=142O=62H101110.1001B=56.44O=2E.9H0.1011101B=0.564O=0.BAH2.4 写出下列用补码表示的二进制数的真值。

01110011 —→ 01110011 —→ +11500011101 —→ 00011101 —→ +2910010101 —→ 11101011 —→－10711111110 —→ 10000010 —→－210000001 —→ 11111111 —→－1272.6 写出下列十进制数的BCD码表示形式。

456=(0100 0101 0110)BCD789=(0111 1000 1001)BCD123=(0001 0010 0011)BCD3.1 8086CPU由几部分组成？它们的主要功能是什么？答：从功能上讲，8086分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。

BIU是CPU与外部存储器及I／O的接口，负责与存储器和I／0系统进行数据交换。

指令执行部件EU完成指令译码和执行指令的工作。

3.2 8086有多少根地址线？可直接寻址多大容量的内存空间？答：8086CPU有16根数据线和20根地址线，直接寻址空间为220，即为1M字节。

微机原理与接口技术第1-11章作业答案

第一章：1.1 为什么需要半加器和全加器，它们之间的主要区别是什么?答：无论是全加器还是半加器均能实现两个一位的二进制数相加，得到相加的和和向高位的进位。

半加器不需要考虑来自低位的进位，而全家器需考虑来自低位的进位。

1.2 用补码法写出下列减法的步骤：(1) 1111(2)-1010(2)=?(2)=?(10)=00001111B+11110110B=00000101B=5D(2) 1100(2)-0011(2)=?(2)=?(10)=00001100B+11111101B=00001001B=9D第二章：2.1 ALU是什么部件?它能完成什么运算功能?试画出其符号。

答：ALU是算术逻辑运算单元的简称，该部件既能进行二进制数的四则运算，也能进行布尔代数的逻辑运算。

符号略！2.2 触发器、寄存器及存储器之间有什么关系?请画出这几种器件的符号。

答：触发器能存储一位的二进制信息，是计算机记忆装置的基本单元。

寄存器是由多个触发器构成的，能存储多位二进制信息。

存储器又是由多个寄存器构成的。

器件的符号略！2.4 累加器有何用处?画出其符号。

答：累加器是由多个触发器构成的多位寄存器，作为ALU运算过程的代数和的临时存储处。

累加器不仅能装入及输出数据外，还能使存储其中的数据实现左移或右移。

符号略！2.6 何谓L门及E门?它们在总线结构中有何用处?答：L门即LOAD控制端，是用以使寄存器接受数据输入的控制门；E门即ENABLE控制端，是三态输出门，用以控制寄存器中的数据输出至总线。

有了L门及E门，就可以利用总线结构，从而使信息传递的线路简单化。

2.10 除地线公用外，5根地址线和11根地址线各可选多少个地址?答：5根地址线可选25=32个地址；11根地址线可选211=2048个地址。

2.12 存储地址寄存器(MAR)和存储数据寄存器(MDR)各有何用处?答：MAR和MDR均是存储器的附件。

存储地址寄存器(MAR)是一个可控的缓冲寄存器，具有L门以控制地址的输入，它和存储器的联系是双态的，存储地址寄存器存放的是索要寻找的存储单元的地址。

微机原理作业及答案

PUSH AX PUSH DX MOV AX, BUF MOV DX, BUF+2 MOV CX, 32 LP: SHL AX, __ 1 ADC BX, 0
LP LOOP __
MOV BYTE PTR SRLT, ___ BL
POP DX ____ POP AX ___
RET XHZY ENDP
1 RCL DX,__
一、二、三、四章
作业
第一章 作业
1、简述微型计算机的硬件系统结构，并说明其主要功能。 2、试利用一个字节的字长，将十进制-115转换为相应的二 进制的原码、反码和补码。 [解]： （-115）原=（11110011）2 （-115）反=（10001100） （-115）补=（10001101） 3、已知[X]补=1100111，则[X]原= ， [2X]补= ,并判断结果 是否溢出。 [解]：题目没有特殊说明，将最高为（第六位作为符号位） [X]反=[X]补-1=1100110，则[X]原=1011001 [2X]补=[X]补+ [X]补=1100111+1100111=1 1001110 C6· C5=1· 1=0，不溢出 另外，可以补齐第七位为0或者1，再进行计算获得。
第三章 作业
1、8086/8088操作数是从哪里来的？
答：来源有3种：立即数、寄存器、存储器操作数 指令中直接给出参加操作数； 参与操作的数存放在CPU的某个寄存器中； 参与操作的数存放在内存单元中，需要寻找相应的物理地址。 2、指出下列指令的错误 1）MOV AX, [SI][DI] 2) MOV [BX],[SI] 3) ADD BYTE, PTR[BX] （不能同时使用两个变址寄存器） （原操作数和目的操作数不能同时为存储器）
第三章 作业
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数据 DB7~DB0
注：D/I=1 为数据操作；D/I=0 为写指令或读状态
微机原理4章总线周期和时序
7
4.2 处理器总线
4.2.1 8086微处理器的工作模式
最小模式：系统中只有一片8086,其存储 容量不大,所要连的I/O端口也不多,总线控 制逻辑电路被减到最小。 最大模式：构成的系统较大,可能包含不 只一片微处理器,或要求有较强的驱动能力 ,带有一个总线控制器8288。
微机原理4章总线周期和时序
3
时钟频率
一个T状态时间
5M
200ns(0.2μs)
50M
20ns(0.02μs)
100M
10ns(0.01μs)
200M
5ns(0.005μs)
基本的总线周期有：
⒈存储器的读周期或写周期
⒉I/O端口的读周期或写周期
⒊中断响应周期
微机原理4章总线周期和时序
4
4.1.2 学习时序的目的
34
BHE/S7
33
MN/MX
32
RD
31
RQ/GT0 (HOLD)
30
RQ/GT1 (HLDA)
29
LOCK (WR)
28
S2 (M/IO)
27
S1 (DT/R)
26
S0 (DEN)
25
QS0 (ALE)
24
QS1 (INTA)
23
TEST
22
READY
21
RESET
微机原理4章总线周期和时序
10
第4章 处理器总线时序和系统总线
4.1 概述 4.2 处理器总线 4.3 8086典型时序分析 4.4 其它总线简介
微机原理4章总线周期和时序
1
4.1 概述
4.1.1 指令周期、总线周期和T状态
指令周期—执行一条指令所需的时间。 不同指令的指令周期是不同的。
例:最短指令: 寄←寄, 只需要2个时钟周 期.
5
下面举例了解一条指令的执行过程和所需时间 例：ADD MASK[BX+DI],AX
执行本指令需要几个总线周期？需要 多少时钟周期？
ADD 寄存器到内存,访问内存次数：2 所需的时钟周期数为：16(24)+EA EA为12个时钟周期. 对8088而言,执行本指令需要36个时钟周期.
2.实时控制的要求，当用微机实时监测、 控制时，必须估算执行有关程序所需的时 间，以便与测控过程相配合。
微机原理4章总线周期和时序
6
3.了解时序配合，有利于选用芯片和使用 芯片。例如选用存储芯片时，要注意和 CPU的时序配合；又例在使用液晶芯片时， 需编程产生图形，就需读懂液晶芯片的有 关时序。如某液晶模块的列驱动器 HD61202 的读出时序如下：
读写使能信号 E
读写选择信号R/W 芯片选择信号 CS 数据、指令选择信号 D/I
⒈了解和熟练掌握指令的执行过程，有利于 在编程时合理选用指令，提高编程质量， 少占存储空间，缩短指令执行时间。
如编程时完成相同功能的程序，可选用 不同的指令，但指令的长度和执行时间可 以有很大的不同，所以优选指令有利于提 高程序质量。
例：MOV AX，0 CLC
XOR AX,AX
微机原理4章总线周期和时序
对应最小组态:
M/ IO本信号为高，表示CPU与内存进行数据交换 为低，表示CPU与I/O进行数据交换 DMA传送时，M/IO置为高阻
WR 低有效，表示处在存储器写或I/O写 INTA 中断响应信号，低电平有效 ALE 地址锁存允许信号，高电平有效,有效时将
地址信号锁存到地址锁存嚣中
微机原理4章总线周期和时序
其编码如下
S2
S1
S0
0
00
性能 中断响应
0
01
读I/O
0
10
写I/O
0
11
暂停
1
00
取指令
1
01
读内存
1
10
写内存
1
11
无效状态
微机原理4章总线周期和时序
13
• RQ/GT0 总线请求输入/总线请求允许输出 • RQ/GT1 总线请求/总线请求允许
每一脚为双向,其中RQ/GT0的优先权高于RQ/GT1 • LOCK总线封锁信号,当其有效时,别的总线主
最长指令: 16位乘、除,约需200个时 钟周期.
微机原理4章总线周期和时序
2
有些指令周期可划分为一个个总线周期。 总线周期—每当CPU与存储器或I/O端口交
换一个字节(或字、双字)数据所需的时间称
之为一个总线周期。
每个基本总线周期通常包含4个T状态,一个 T状态就是一个时钟周期,是CPU处理动作的 最小单位。
A14
2
A13
3
A12
4
A11
5
A10
6
A9
7
A8
8
AD7
9
AD6
10
AD5
11
AD4
12
AD3
13
AD2
14
AD1
15
AD0
16
NMI 17
INTR 18 CLK 19
GND 20
8086 CPU
最大组态 (最小组态)
40
VCC
39
A15
38
A16/S3
37
A17 /S4
36
A18 /S5
35
A19 /S6
• INTR 可屏蔽中断请求信号,高电平有效,为 电平触发信号。
• BHE/S7 高8位数据总线允许/状态复用信号 为0则AD15~AD8有效 为1则AD7~AD0有效
S6 始终为低,表示CPU当前与总线相连
S5 是中断允许标志状态位,为1允许中断
S4和S3指定那一个段寄存器Βιβλιοθήκη 在被使用.S4S3
含义
0
0 当前正在使用ES
0
1 当前正在使用SS
1
0 当前正在使用CS或未用
1
1 当前正在使用DS
微机原理4章总线周期和时序
15
• NMI 非屏蔽中断请求信号,边缘触发
信号,不能由软件加以屏蔽。
设备不能占用总线
• QS1,QS0指令队列状态信号,意义如下: QS1 QS0 0 0 无操作
0 1 从指令队列中第一字节中取走代码
1 0 队列空
1 1 除第一个字节外,还取走了后续字节中
的代码.
微机原理4章总线周期和时序
14
其它引脚：
AD15～ AD0 地址/数据复用线
A19/S6,A18/S5,A17/S4,A16/S3地址/状态复用线
4.2.2 8086的引脚和功能
微机原理4章总线周期和时序
8
VCC 8284
RES
8086 CPU
RD WR M/IO
CLK ALE
READY
RESET BHE
DEN DT/R
STB
OE (3) 8282
地址
BHE
存储器
8286 (2)
T
OE
数据
I/O 芯片
微机原理4章总线周期和时序
9
GND 1
11
HOLD为总线保持请求信号
HLDA为总线保持响应信号
DT/R为数据发送/接收信号,为增加数据总线 的驱动能力,采用数据总线收发器(8286/8287)
DEN为数据允许信号,作为8286/8287的输出 允许信号
微机原理4章总线周期和时序
12
对应最大组态:
• S2 S1 S0 总线周期状态信号