当前位置：文档之家 › 第2章 MCS-51单片机硬件结构和原理

第2章 MCS-51单片机硬件结构和原理

  • 格式：ppt
  • 大小：1.99 MB
  • 文档页数：107

下载文档原格式

  / 107

合集下载

单片机2

单片机2

图2-1 MCS-51的外部引脚
8
单片机原理与应用
EA /VPP：片外ROM访问允许信号输 出引脚/片内 EPROM编程电压输入引脚。 它的功能是： （1）当 EA =0时，允许单片机访问片外 ROM（不允许使用片内ROM）。所以， 对于无片内ROM的单片机（如8031）此 引脚应接地。 （2）当 EA =1时，允许单片机使用片内 ROM。对于具有片内ROM的单片机， 若该引脚为高电平，则CPU在访问片内 ROM时，当访问地址超过所配置容量的 最大值时，会自动转向访问片外ROM。 （3）在对片内EPROM进行编程时，用 于输入编程电压。
23
单片机原理与应用
7．其他主要部件
暂存寄存器TMP1、TMP2：用于暂时存放从 数据总线或ACC送来的操作数。 程序地址寄存器：用于存放当前指令的地址， 具体数据由程序计数器送入。 指令寄存器：用于存放当前正在执行的指令操 作码（指令的构成在下一章中介绍）。 指令译码器：用于对指令寄存器中的指令操作 码进行分析，并把译码结果送给定时与控制部件， 作为产生微操作控制信号的依据。 内部总线：包括地址总线、数据总线和控制总 线，分别用于传递与它们的名称相对应的信号， 内部总线是各部件间进行信息传递的公共通道， 信号传递过程由CPU全盘控制，分时操作，不会 发生冲突。
1．电源引脚
VCC：+5V电源。 Vss：地线。
图2-1 MCS-51的外部引脚
4
单片机原理与应用
2．外接晶振引脚
XTAL1、2： 用于连接晶体振荡器 和微调电容，以便与 单片机内部的振荡器 构成内部时钟电路， 当采用外部时钟时， 作为外部振荡信号的 输入端。
图2-1 MCS-51的外部引脚
20

单片机第二章MCS-51系列单片机硬件结构

单片机第二章MCS-51系列单片机硬件结构

3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚

第2章8051单片机硬件结构和原理

第2章8051单片机硬件结构和原理

指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。

第2章MCS--51系列单片机的结构及原理

第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。

第2章 MCS-51单片机

第2章 MCS-51单片机

（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有

第2章 MCS-51单片机的硬件结构

第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .

第2章 MCS-51单片机基本结构

第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构

第二章.MCS-51单片机结构和原理


* 由于T1的作用，不需外接上拉电阻。
②输入数据
类似于读引线
控制：C=0，MUX下通，与门4输出为0。T1截止，预臵Q=1， T2截止。 P0.X→三态门2→内总线
二、P1口
通用8位准双向端口。 ⑴ 输出：Q→FET（反相）→P1.X
* 有内部上拉电阻，不必外接。
⑵ 输入： 读引线：预臵Q=1，FET截止，P1.X→下三态门→内部总线 读锁存器：Q→上三态门→内部总线
3
ATmega8 RISC,SPEED,power,a/d,spi,i2c,uart,pwm,内时钟 C8051F310 debug,speed,power,ram,外设 PIC16F87X 指令，存储器，外设，a/d
MC68HC908JB16 i/o,usb,mul&div
ADuC812 12bit a/d 凌阳SPCE061A
㈢.P2.0－P2.7：P2端口
⑴.无外存：通用准8位双向I／O口（有内部上拉电阻）
⑵.有外存：地址总线高8位
*EPROM编程时，接收地址高8位
㈣.P3.0－3.7：P3端口
⑴.通用8位准双向I／O口（有内部上拉电阻）
⑵.专用功能：
串行口： P3.0－RXD，接收 P3.1－TXD， 发送 中断申请：P3.2－ INT0 P3.3－INT1 CTC： P3.4－T0 ， CTC0时钟输入 P3.5－T1 ， CTC1时钟输入 读写控制： P3.6－ WR， 外部RAM写 P3.7－ RD， 外部RAM读.
三. I／O接口电路：
并行口：4个8位端口 P0－P3，32根I／O线 串行口：1个
四．CTC：
16位CTC 2个／3个（52）
五.中断功能：

2MCS51单片机的基本结构与工作原理

第二章MCS51单片机的基本结构与工作原理一、8051单片机内部包含哪些主要逻辑功能部件？提示：（1）CPU—包括运算器和控制器。

其中运算器主要有运算逻辑部件ALU（实质上就是一个全加器）、累加器A、暂存器TMP（如B寄存器、数据指针DPTR）、程序状态字PSW（寄存程序运行的状态信息）；控制器主要有程序计数器PC（实质是加1计数器）、指令寄存器IR（存放指令操作码的专用寄存器）、指令译码器、定时控制逻辑电路（按指令的性质发出一系列定时信号）、条件转移逻辑电路。

（2）内部RAM。

共有256个RAM单元。

其中低128个单元（00H—7FH）供用户使用，高128个单元（80H—FFH）是专用寄存器，有着特殊逻辑功能（又名特殊功能寄存器SFR）。

（3）内部ROM。

8031内部无ROM，8051有4KB掩膜ROM。

（4）定时/计数器。

MCS51共有2个16位的定时/计数器（T0、T1）。

（5）并行I/O口。

MCS51共有4个8位并行I/O口（P0、P1、P2、P3）。

（6）串行口。

MCS51有1个全双工的串行口。

（7）中断控制系统。

MS51共有5个中断源，且分两个优先级别。

（8）时钟电路。

系统允许的最高晶振频率为12MHz（主要用于通信）。

二、MCS51问片内RAM、片外提示：（1（2）（片内外统一编址空间共64KB）、128个单元中的21个单元SFR，高128个单元中的107个空闲地址，用户不能使用。

切记！）、片外数据存储器（寻址空间64KB）。

（3）从功能上划分为程序存储器、内部数据存储器、特殊功能寄存器、位地址空间、外部数据存储器。

访问片内RAM的指令助记符是MOV；如MOV P1，A访问片外RAM的指令助记符是MOVX；如MOVX @DPTR ，A访问片外ROM的指令助记符是MOVC；如MOVC A，@A+PC三、MCS51单片机片内RAM按用途可以划分几个区域？各有什么作用？（片内RAM低128单元划分哪三个主要部分？各部分主要功能是什么？）提示：片内RAM是最灵活的地址空间，在物理上分成两个独立的功能不同的区域，即低128个单元（00H —7FH）的数据RAM区、高128个单元（80H—FFH）的特殊功能寄存器SFR区（见下一题的回答）。

第2章 MCS-51系列单片机的结构及原理


2.3 引脚功能——封装形式
40P6-PDIP
单 片 机 技 术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ALE 地 址 锁 存 允 许 信 号
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
11
2.2.1 单片机的引脚功能
复位信号输入端RST 复位信号输入端RST
当 RST （ RESET ） 端保持两个 机器周期（ 个时钟周期） 机器周期 （ 24 个时钟周期 ） 以 上的高电平时， 上的高电平时 ， 单片机完成复 位操作。 位操作。VPD为内部RAM的备 用电源输入端 。 当主电源 Vcc 一旦发生断电或电压降到一定 值时， 值时 ， 可通过 VPD 为单片机内 部RAM提供电源，以保护片内 提供电源， 中的信息不丢失， RAM 中的信息不丢失 ， 使 Vcc 上电后能继续正常运行。 上电后能继续正常运行。
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
2
本章目录
2.1 MCS-51系列单片机分类 MCS-51系列单片机分类 2.2 单片机硬件结构 2.2.1 单片机的引脚功能 2.2.2 单片机的内部结构 2.3 中央处理器（CPU） 中央处理器（CPU） 2.3.1 运算器
----累加器 ----累加器
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
21
2.3.1 运算器
单片机原理与接口技术
第2章 MCS-51单片机 MCS-51单片机 硬件结构和原理
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
1
本章教学要求
(1) 熟悉 MCS-51 单片机 CPU内部组成结构和各功能 熟悉MCS-51单片机 单片机CPU 内部组成结构和各功能 部件的作用。 部件的作用。 (2) 掌握 MCS-51 单片机引脚功能 ， 包括 ： P0 ～ P3 并 掌握MCS-51单片机引脚功能 包括： 单片机引脚功能， I/O口的定义 控制信号、三总线组成。 口的定义、 行I/O口的定义、控制信号、三总线组成。 (3) 掌握存储器的组织结构和程序存储器、数据存储 掌握存储器的组织结构和程序存储器、 内部特殊功能寄存器（SFR）的配置情况， 器、内部特殊功能寄存器（SFR）的配置情况， 熟悉程序状态寄存器（PSW） 熟悉程序状态寄存器（PSW）各位的含义及变化 规律。 规律。 (4) 掌握P0～P3并行I/O口结构及其特点，掌握时钟 掌握P 并行I/O口结构及其特点 口结构及其特点， 电路、CPU时序和复位电路 时序和复位电路。 电路、CPU时序和复位电路。
23:11
2.3.2 控制器 2.3.3 布尔（位）处理器 布尔（ 2.4 存储器 2.4.1 程序存储器 2.4.2 数据存储器单片机原理与接口ຫໍສະໝຸດ 术(第2版).李晓林.电子工业出版社
返回目录
3
本章目录
2.5 并行输入/输出端口 并行输入/ 2.5.1 P1口 P1口 2.5.2 P2口 P2口 2.5.3 P3口 P3口 2.5.4 P0口 P0口 2.5.5 并行口的应用 2.6 时钟电路和时序 2.6.1 时钟电路 2.6.2 时序
23:11
----复位引脚 ----复位引脚
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
12
2.2.1 单片机的引脚功能
地址锁存允许信号ALE 地址锁存允许信号ALE
在访问外部存储器时，ALE 在访问外部存储器时， 用来锁存P0送出的低8位地 址信号。PROG是对8751内 址信号。 部EPROM编程时的编程脉 冲输入端。 冲输入端。
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
20
2.3.1 运算器
1. 累加器
累加器是一个 位寄 累加器 是一个8位寄 是一个 存 器 。 在指 令 系 统 中 ， 累 加器 在 直 接 寻 址 时 的助 记 符 为 ACC 。 除 此 之 外 全 部用助记符A表示。 部用助记符 表示。 表示
返回目录
14
2.2.1 单片机的引脚功能
4. P0、P1、P2、P3端口 P0、P1、P2、P3端口 端口（ P0端口（P0.0～P0.7）
第一功能：是一个8位漏极 第一功能： 开路型的双向I/O口，这时 口可看成用户数据总线； P0口可看成用户数据总线； 第二功能：是在访问外部存 第二功能： 储器时，分时提供低8位地 储器时，分时提供低 位双向数据总线， 址和8位双向数据总线，这 时先用做地址总线再用做数 据总线。 据总线。 引脚时分复用
23:11
2.7 单片机的工作方式 2.7.1 复位方式 2.7.2 程序执行方式 2.7.3 低功耗运行方式 习题与思考题
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
4
2.1 MCS-51系列单片机的分类 MCS-51系列单片机的分类
自从 Intel 公司于 20 世纪 80 年代初推出 MCS-51 MCS系列单片机以后， 系列单片机以后，所有的51系列单片机都是以Intel 公司最早的典型产品8051为核心，增加一定的功能 为核心， 部件后构成的。 部件后构成的 。 本章以 8051 为主阐述 MCS-51 系列 MCS单片机的系统结构、 单片机的系统结构、工作原理和应用中的一些技术 问题。 问题。 MCS- 系列可分为两大系列： 子系列和 MCS-51 系列可分为两大系列 ： 51 子系列 和 52 子系列。 子系列。51子系列主要有8031、8051和8751三种机 型。52子系列主要有8032、8052和8752三种机型。 三种机型。
P3口（P3.0～P3.7）
第一功能： 内部带上拉电阻的 8 位准 第一功能 ： 在系统中， 双向I/O口。在系统中，这8个引脚都 有各自的第二功能。 有各自的第二功能。
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
16
2.2.2 单片机的内部结构
一个8 CPU； 一个8位CPU；
23:11
----P0端口 ----P0端口
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
15
2.2.1 单片机的引脚功能
P1口（P1.0～P1.7）
内部带上拉电阻的8位准双向I/O口。
----P1、P2和 ----P1、P2和P3 端口
P2口（P2.0～P2.7）
第一功能： 一个内部带上拉电阻的 8 第一功能 ： 位准双向I/O口。 第二功能：在访问外部存储器时，输 第二功能：在访问外部存储器时， 位地址。 出高8位地址。
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
5
2.1 MCS-51系列单片机的分类 MCS-51系列单片机的分类
表2-1 MCS-51系列单片机的性能一览表 MCS-51系列单片机的性能一览表
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
6
2.2 单片机硬件结构
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
10
2.2.1 单片机的引脚功能
3. 控制信号引脚 RST为复位信号输入端 VPD 为内部 RAM 的备 用电源输入端
PSEN 外部程序存储器 的读选通信号
----复位 外部存储器/ ----复位/外部存储器/地址锁存引脚 复位/
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
19
2.3.1 运算器
运算器——算术逻 辑单元（ALU） 辑单元（ALU） 包括： 包括： 累加器（ACC） 累加器（ACC） 程序状态字（PSW） 程序状态字（PSW） B寄存器 暂存器等部件
----运算器的组成 ----运算器的组成
2.2.1 单片机的引脚功能
MCS-51系列单片机是在一块芯片上集成了 MCS-51 系列单片机是在一块芯片上集成了 CPU、 系列单片机是在一块芯片上集成了CPU 、 RAM、ROM、定时/计数器和多功能I/O口等基本功能部 RAM、ROM、定时/计数器和多功能I/O口等基本功能部 件的一台计算机。 件的一台计算机。单片机必须配备部分外围元件才能使 用，其系统核心是单片机芯片，芯片引脚按功能分为3类， 其系统核心是单片机芯片，芯片引脚按功能分为3 即数据总线、地址总线和控制总线。 即数据总线、地址总线和控制总线。 MCS-51系列单片机的外形采用 条引脚双列直插封 MCS-51系列单片机的外形采用40条引脚双列直插封 系列单片机的外形采用40 装（DIP）或LCC/QFP封装，每条引脚有规定的序号和 DIP） LCC/QFP封装 封装， 名称。DIP封装的引脚排列和逻辑符号如图 名称。DIP封装的引脚排列和逻辑符号如图2-1所示。 封装的引脚排列和逻辑符号如图2
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
17
2.2.2 单片机的内部结构
----51单片机内部主要部件 ----51单片机内部主要部件
23:11
单片机原理与接口技术(第2版).李晓林.电子工业出版社
返回目录
18
2.3 中央处理器（CPU） 中央处理器（CPU）
单片机核心部分是CPU由下面三部分组成: 运算器 控制器 布尔（ 布尔（位）处理器
----51单片机内部主要器件 ----51单片机内部主要器件
4KB 程 序 存 储 器 ， 采 用 ROM 或 EPROM （ 8031 无 ROM） ROM）； 128 B通用数据存储器； 通用数据存储器； 21个特殊功能寄存器（SFR）； 21个特殊功能寄存器 SFR） 个特殊功能寄存器（ 4个8位并行口，其中P0、P2、P3是复用口（P0和P2为 位并行口，其中P 是复用口（ 地址/数据线，可寻址64 地址/数据线，可寻址64 KB ROM和64 KB RAM）； ROM和 RAM） 一个可编程全双工串行口； 一个可编程全双工串行口； 具有5个中断源，两个优先级嵌套结构； 具有5个中断源，两个优先级嵌套结构； 两个16位定时 计数器； 两个16位定时/计数器； 位定时/ 一个片内振荡器与时钟电路。 一个片内振荡器与时钟电路。