EDA技术_组合逻辑电路设计_Verilog

EDA技术题库一．填空题1. Verilog的基本设计单元是模块.它是由两部分组成,一部分描述接口；另一部分描述逻辑功能,即定义输入是如何影响输出的.2。

用assign描述的语句我们一般称之为组合逻辑，并且它们是属于并行语句,即于语句的书写次序无关.而用always描述的语句我们一般称之为组合逻辑或时序逻辑，并且它们是属于串行语句，即于语句的书写有关。

3．在case语句中至少要有一条default语句。

4. 已知x=4'b1001，y=4'0110,则x的4位补码为4’b1111，而y的4位的补码为4'b0110 。

5. 两个进程之间是并行语句。

而在Always中的语句则是顺序语句。

6.综合是将高层次上描述的电子系统转换为低层次上描述的电子系统，以便于系统的具体硬件实现。

综合器是能自动将高层次的表述（系统级、行为级）转化为低层次的表述（门级、结构级)的计算机程序7. 设计输入的方式有原理图、硬件描述语言、状态图以及波形图。

8.按照仿真的电路描述级别的不同，HDL仿真器可以完成:系统级仿真，行为级仿真，RTL 级仿真，门级（时序）仿真。

按照仿真是否考虑硬件延时分类,可以分为：功能仿真和时序仿真。

仿真器可分为基于元件（逻辑门）仿真器和基于HDL语言的仿真器9. IP核是知识产权核或知识产权模块，在EDA技术中具有十分重要的地位。

半导体产业的IP定义为用于ASIC或FPGA中的预先设计好的电路功能模块。

IP分为软IP、固IP和硬IP.10.可编程逻辑器件PLD是一种通过用户编程或配置实现所需逻辑功能的逻辑器件，也就是说用户可以根据自己的需求，通过EDA开发技术对其硬件结构和工作方式进行重构，重新设计其逻辑功能11.两种可编程逻辑结构是基于与—或阵列可编程结构(乘积项逻辑可编程结构）、基于SRAM 查找表的可编程逻辑结构12。

PLD按集成度分类:简单PLD、复杂PLD；按结构分类：基于“与—或”阵列结构的器件、基于查找表结构的器件；从编程工艺上分类：熔丝型、反熔丝型、EPROM型、EEPROM 型、SRAM型、Flash型13。

目录•Verilog概述•Verilog基础语法•组合逻辑电路设计•时序逻辑电路设计•数字系统设计方法学•华为Verilog编程规范与技巧Verilog概述1 2 3Verilog语言诞生，最初用于模拟电子系统的行为。

1980年代初期Verilog逐渐发展成为硬件描述语言（HDL），用于描述数字电路和系统的结构和行为。

1980年代中期Verilog不断完善和发展，成为电子设计自动化（EDA）领域的重要标准之一，广泛应用于集成电路设计、FPGA开发等领域。

1990年代至今Verilog历史与发展集成电路设计Verilog可用于描述数字集成电路的逻辑功能、时序关系和电路结构，是IC设计领域的重要工具。

FPGA开发Verilog可用于FPGA的逻辑设计和编程，实现复杂的数字系统和算法。

ASIC设计Verilog可用于ASIC设计的各个阶段，包括逻辑设计、综合、布局布线等。

系统级建模与仿真Verilog可用于构建系统级模型，进行系统仿真和性能分析。

Verilog应用领域01Verilog 是一种硬件描述语言（HDL ），用于描述数字电路和系统的结构和行为。

02与其他硬件描述语言（如VHDL ）相比，Verilog具有更接近C 语言的语法风格，易于学习和使用。

Verilog 支持多种抽象层次的描述，包括行为级、寄存器传输级（RTL ）、门级和开关级，方便设计师在不同设计阶段使用。

Verilog 与硬件描述语言关系02Verilog基础语法标识符与关键字标识符用于标识变量、模块、函数等程序实体的名称，由字母、数字和下划线组成，首字符必须是字母或下划线。

关键字Verilog语言中的保留字，用于定义语言结构和控制语句，如`module`、`input`、`output`、`if`、`else`等。

数据类型与运算符数据类型包括整型（`integer`）、实型（`real`）、时间型（`time`）以及用户自定义类型等。

EDA-Verilog,HDL期末复习题总结必过EDA-Verilog HDL期末复习题总结必过选择题1. 大规模可编程器件主要有FPGA、CPLD 两类，下列对FPGA 结构与工作原理的描述中，正确的是（ C ）。

A．FPGA 全称为复杂可编程逻辑器件；B．FPGA 是基于乘积项结构的可编程逻辑器件；C．基于SRAM 的FPGA 器件，在每次上电后必须进行一次配置；D．在Altera 公司生产的器件中，__ 系列属FPGA 结构。

2. 不完整的IF语句，其综合结果可实现（A ）A. 时序逻辑电路B.组合逻辑电C. 双向电路D. 三态控制电路 3. 综合是EDA设计流程的关键步骤，在下面对综合的描述中，（ D ）是错误的。

A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。

4. 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA 结构与工作原理的描述中，正确的是（ C ）。

A. FPGA全称为复杂可编程逻辑器件；B. FPGA是基于乘积项结构的可编程逻辑器件；C. 基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D. 在Altera公司生产的器件中，__系列属FPGA结构。

5. 以下关于状态机的描述中正确的是（B ）A．Moore型状态机其输出是当前状态和所有输入的函数B．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期C．Mealy型状态机其输出是当前状态的函数D．以上都不对 6. 目前应用最广泛的硬件描述语言是（ B ）。

A. VHDLB. Verilog HDLC. 汇编语言D. C语言7. 一模块的I/O 端口说明：“input [7:0] a;”，则关于该端口说法正确的是（A ）。

Verilog 复习题一、填空题1.用EDA技术进行电子系统设计的目标是最终完成ASIC的设计与实现。

2.可编程器件分为CPLD和FPGA。

3.随着EDA技术的不断完善与成熟，自顶向下的设计方法更多的被应用于Verilog HDL设计当中。

4.目前国际上较大的PLD器件制造公司有ALtera和Xilinx公司。

5.完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。

6.阻塞性赋值符号为，非阻塞性赋值符号为<=_。

7.有限状态机分为Moore和Mealy两种类型。

8.EDA缩写的含义为电子设计自动化(Electronic Design Automation) |9.状态机常用状态编码有二进制、格雷码和独热码。

10.Verilog HDL中任务可以调用其他任务和函数。

11.系统函数和任务函数的首字符标志为_$_，预编译指令首字符标志为。

12 .可编程逻辑器件的优化过程主要是对速度和资源的处理过程。

13、大型数字逻辑电路设计采用的IP核有软IP、固IP和硬IP。

二、选择题1、已知“a =1b' 1; b=3b'001; ”那么{a,b} =( C )(A) 4b'0011 (B) 3b'001 (C) 4b'1001 (D) 3b'1012、在verilog中，下列语句哪个不是分支语句？ ( D )(A) if-else (B) case (C) casez (D) repeat3、V erilog HDL语言进行电路设计方法有哪几种( 8分)①自上而下的设计方法(Top-Down )②自下而上的设计方法(Bottom-Up )③综合设计的方法4、在verilog 语言中，a=4b'1011,那么&a= (D )(A) 4b'1011 (B) 4b'1111 (C) 1b'1 (D) 1b'05、在verilog语言中整型数据与(C )位寄存器数据在实际意义上是相同的。

第五章组合逻辑电路的VerilogHDL实现第5章组合逻辑电路的Verilog HDL实现5.10.1 逻辑电路的Verilog HDL描述方式Verilog HDL描述逻辑电路时常用3种描述方式，分别为：行为型描述、数据流型描述和结构型描述。

行为型描述只描述行为特征，不涉及逻辑电路的实现，是一种高级语言描述方式，使用例如always语句或initial 语句块中的过程赋值语句；数据流型描述指通过assign连续赋值实现组合逻辑功能的描述方式；结构型描述指描述实体连接的结构方式，所谓实体一般指Verilog 语言已定义的基元，包括门原语、用户自定义原语（UDP）和其他模块（module）。

行为型描述语句更简练，不能被综合；结构型描述语句通常容易被综合，但语句显得复杂。

在实际开发中往往多种描述方法混合使用。

5.10.2 2选1数据选择器的Verilog HDL实现2选1数据选择器可以有多种描述方式，通过4个实例和3种描述方式对例子中出现的语法现象进行解释。

5.10.12选1数据选择器的数据流型描述方式；5.10.22选1数据选择器的数据流型描述方式；5.10.32选1数据选择器的行为型描述方式；5.10.42选1数据选择器的结构型描述方式；5.10.2.1 2选1数据选择器实例1//例5.10.1module Mux21(a,b,s,y);//----------------1input a,b;input s;output y;assign y=(s==0)?a:b;//----------------2endmodule//----------------310.2.1 2选1数据选择器实例11. Verilog语言描述//例5.10.1module Mux21(a,b,s,y);//----------------1input a,b;input s;output y;assign y=(s==0)?a:b;//----------------2endmodule//----------------32. 程序说明(1)注释行(2)模块定义语句module和endmodule所有的程序都置于模块（module）框架结构内。

EDA复习资料《EDA技术基础》题库及参考答案（试用版）目录一、填空题 (I)二、单选题 (4)三、简答题 (10)四、应用题 (11)五、上机实验题 (15)一、填空题1．现代电子技术经历了CAD 、CAE 和EDA 三个主要的发展阶段。

2．EDA技术包括大规模可编程器件、硬件描述语言HDL 、EDA工具软件和实验开发系统四大要素。

3．EDA的设计输入主要包括文本输入方式、图形输入方式和波形输入方式三种形式。

4．目前已经成为IEEE标准、应用最为广泛的硬件描述语言有VHDL 和Verilog HDL 。

仿真是一种对所设计电路进行间接检测的方法，包括_ 功能仿真和_ 时序仿真。

5．层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。

先从底层的电路设计开始，然后在___高层次___的设计中逐级调用低层次的设计结果，直至实现系统电路的设计。

6．用HDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能块独立存在和独立运行____。

7．可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件。

8．PLD（FPGA、CLPD）种类繁多，特点各异。

共同之处包括的三大部分是逻辑块阵列、输入/输出块和互连资源。

9．FPGA两类配置下载方式是主动配置方式和被动配置方式。

10．Quartus II是EDA器件制造商Ａltera公司自己开发的___EDA工具___软件。

11．Quartus II工具软件安装成功后、第一次运行前，还必授权。

12．Q uartus II支持原理图、__文本和波形等不同的编辑方式。

13．在Quartus II集成环境下，设计文件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的工程目录（文件夹）。

14．在Quartus II集成环境下执行原理图输入设计法，应选择___模块/原理图文件(Block Diagram/Schematic File ).__方法，设计文件的扩展名是__ .bdf_______。