8255A的内部结构，由三部分电路组成：与CPU的接口电路、内部控制逻辑电路和与外设连接的输入/输出接口电路。
D7～D0（data bus）：三态、双向数据线，与CPU数据总线连接，用来传送数据。
（chip select）：片选信号线，低电平有效时，芯片被选中。
A1, A0（port address）：地址线，用来选择内部端口。
（read）：读出信号线，低电平有效时，允许数据读出。
（write）：写入信号线，低电平有效时，允许数据写入。
RESET（reset)：复位信号线，高电平有效时，将所有内部寄存器（包括控制寄存器）清0。
PA7～PA0（port A）：A口输入/输出信号线。
PB7～PB0（port B）：B口输入/输出信号线。
PC7～PC0（port C）：C口输入/输出信号线。
VCC：＋5V电源。
GND：电源地线。
8255A的工作方式方式0：基本输入输出方式适用于无条件传送和查询方式的接口电路方式1：选通输入输出方式适用于查询和中断方式的接口电路方式2：双向选通传送方式适用于与双向传送数据的外设适用于查询和中断方式的接口电路8255A初始化编程8255A的A，B，C三个端口的工作方式是在初始化编程时，通过向8255A的控制端口写入控制字来设定的。
8255A由编程写入的控制字有两个：方式控制字和置位/复位控制字。
方式控制字用于设置端口A, B, C的工作方式和数据传送方向；置位/复位控制字用于设置C口的PC7～PC0中某一条口线PC i（i＝0～7）的电平。
两个控制字公用一个端口地址，由控制字的最高位作为区分这两个控制字的标志位。
（1）方式控制字的格式8255A工作方式控制字的格式如图7.11所示。
D0：设置PC3～PC0的数据传送方向。
D0＝1为输入；D0＝0为输出。
D1：设置B口的数据传送方向。
D1＝1为输入；D1＝0为输出．D2：设置B口的工作方式。
D2＝1为方式1；D2＝0为方式0。
可编程串行通信接口芯片8251A可编程串行通信接口芯片8251A2010-05-25 15：058251 A是一个通用串行输入/输出接口，可用来将86系列CPU以同步或异步方式与外部设备进行串行通信。
它能将主机以并行方式输入的8位数据变换成逐位输出的串行信号；也能将串行输入数据变换成并行数据传送给处理机。
由于由接口芯片硬件完成串行通信的基本过程，从而大大减轻了CPU的负担，被广泛应用于长距离通信系统及计算机网络。
8251A是一个功能很强的全双工可编程串行通信接口，具有独立的双缓冲结构的接收和发送器，通过编程可以选择同步方式或者异步方式。
在同步方式下，既可以设定为内同步方式也可以设定为外同步方式，并可以在内同步方式时自动插入一个到两个同步字符。
传送字符的数据位可以定义为5~8位，波特率0~64K可选择。
在异步方式下，可以自动产生起始和停止位，并可以编程选择传送字符为5~8位之间的数据位以及1、1/2位之中的停止位，波特率0~19.2K可选择。
同步和异步方式都具有对奇偶错、覆盖错以及帧错误的检测能力。
一、8251A内部结构及功能图8.5.1为8251A结构框图。
作为常用的通信接口，和8255A类似，8251A 的结构也可以归纳为以下三个部分：第一部分是和CPU或者总线的接口部分，其中包括数据总线缓冲器、读/写控制逻辑。
数据总线缓冲器用来把8251A和系统数据总线相连，在CPU执行输入/输出指令期间，由数据总线缓冲器发送和接收数据，此外，控制字，命令字和状态信息也通过数据总线缓冲器传输，读/写控制逻辑电路用来配合数据总线缓冲器工作。
CPU通过数据总线缓冲器和读写控制逻辑向8251A写入工作方式和控制命令字，对芯片初始化；向8251A写入要发送字符的数据代码，送到发送缓冲器进行并行到串行的转换，并且将接收的、已转换成并行代码的接收缓冲器中的字符数据读入CPU。
第二部分是数据格式转换部分，包括发送缓冲器、并行数据到串行数据转换的发送移位器，接收缓冲器和串行数据到并行数据转换的接收移位器，以及发送控制电路和接收控制电路。
8251a有何特点-在串行通信中作用_8251a的工作方式8251a有何特点?在串行通信中作用_8251a的工作方式8251A的内部结构（1）接收器接收器包括接收缓冲器和接收控制逻辑两部分。
接收器的功能是接收在RXD引脚上的串行数据，并按规定的格式把它转换成并行数据，存放在数据总线缓冲器中。
①接收缓冲器接收缓冲器主要由移位寄存器和数码寄存器组成。
接收器接收传送到RXD（接收数据输入端）引脚上的串行数据，并对串行数据流的特殊位（奇偶位，停止位等）和字符（同步字符）进行检查、处理，按规定的格式将串行数据转换为并行数据存放在缓冲器中。
接收移位寄存器和接收数据缓冲器组成了双缓冲器结构。
②接收控制逻辑这一部分控制串行数据的接收，包括三条控制线：RXRDY（Receiver Ready）接收器准备好，输出，高电平有效。
RXC（Receiver Clock）接收时钟，输入。
SYNDET/BRKDET（SYNchronous DETect/BreaK DETect）同步检测/断点检测，输出/输入，高电平有效。
（2）发送器发送器包括发送缓冲器和发送控制逻辑两部分。
①发送缓冲器和发送过程发送数据缓冲器接收由CPU送来的并行数据，按初始化编程指定的数据格式转换成串行数据流送至发送移位寄存器，在TXC的下降沿从TXD引脚发送出去。
发送数据缓冲器和发送移位寄存器组成了发送的双缓冲器结构。
②发送控制逻辑该部分控制串行数据的发送操作，包括3条控制线：TXRDY（Transmitter ReaDy）发送器准备好，输出，高电平有效。
TXE（Transmitter Empty）发送器空，输出，高电平有效。
