cadence元件库介绍

Cadence ORCAD CAPTURE元件库介绍来源：Cadence 作者：ORCAD 发布时间：2007-07-08Cadence OrCAD Capture 具有快捷、通用的设计输入能力，使Cadence OrCAD Capture 线路图输入系统成为全球最广受欢迎的设计输入工具。

它针对设计一个新的模拟电路、修改现有的一个PCB 的线路图、或者绘制一个HDL 模块的方框图，都提供了所需要的全部功能，并能迅速地验证您的设计。

OrCAD Capture 作为设计输入工具，运行在PC 平台，用于FPGA 、PCB 和Cadence? OrCAD? PSpice?设计应用中，它是业界第一个真正基于Windows 环境的线路图输入程序，易于使用的功能及特点已使其成为线路图输入的工业标准。

本文介绍在Cadence OrCAD Capture 设计的时候,在不同的元件库中,包含的元件资料,都是介绍Cadence OrCAD Capture 本身自带的元件库,所以大家在自己的软件中,都可以看到,方便的选择自己的元件了共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。

共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。

共618个零件，存放A/D转换IC，如ADC0804，TC7109等。

BUS共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。

共35个零件，存放电源，地，输入输出口，标题栏等。

共816个零件，存放连接器，如4 HEADER，CON AT62，RCA JACK等。

共182个零件，存放计数器IC，如74LS90，CD4040B。

共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。

共623个零件，存放动态存储器，如TMS44C256，MN41100-10等。

ELECTRO共6个零件，存放马达，断路器等电机类元件。

Cadence 各层作用及封装信息传输关系(2013-12-20 22:48:04)转载▼silkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等assemly top ：是装配层，就是元器件含铜部分的实际大小，用来产生元器件的装配图。

我自己感觉这一层 如果对于贴片的元器件，如电容，就是两个贴片铜片的实际大小，而place_bound_top 层是整个贴片元器件的实际大小，这一点很多人都没真正搞懂！也可以使用此层进行布局；place_bound_top ：是元器件封装实际大小，用来防止两个元器件叠加在一起不报错。

Autosilk top, Silkscreen top 和Assembly topAutosilk top ：最后出gerber 的时候，自动生成的丝印层。

会自动调整丝印位置，以及碰到阻焊开窗的地方，丝印会自动消失，避免露锡的地方涂上丝印（一般画丝印层的时候，焊盘上不会画上丝印，所以过孔焊盘上有丝印，也不会有什么影响。

），所以我个人一般很少用到Autosilk top 层，毕竟最后出丝印的时候，都需要调整位置。

我一般直接用Silkscreen top 。

Silkscreen top ：建库的时候，ref des 放置的层，及PCB 生产时，刷到板卡上的字符、器件外框或者公司LOGO 等放置的层。

我出gerber ，一般直接出这一层。

Assembly top ：安装丝印层。

因为有些公司需要出安装图，有些为了手工焊接，喜欢把字符丝印放置在器件内部，比如电阻位号，喜欢把它的丝印放置在电阻符号外框的中间位置。

比如说电阻值等，想打印出来放置在安装图纸的电阻相应位置。

这时我们才会用到安装丝印层。

平时可以不用，或者平时只用Silkscreen top 。

所以这三个丝印层各有各的作用。

总体来说，cadence 软件定义的这些层使用很灵活，每个人用法可能稍微有差异，都是没关系的，只要实现你的使用目的即可。

Cadence ORCAD CAPTURE元件库介绍Ieee文件夹ieee_百度百科美国电气和电子工程师协会(IEEE)是一个国际性的电子技术与信息科学工程师的协会，是世界上最大的专业技术组织之一（成员人数），拥有来自175个国...IEEE Digital_IEEE_7400BUS_Driver_Transceiver_IEEE_7400Counter_IEEE_7400Digital_Gate_IEEE_7400.olbDigital_Latch_IEEE_7400.olb 锁存器Digital_MUX_IEEE_7400.olb MUX•多路复用器（multiplexer）；Digital_Shift_Register_IEEE_7400.olbDigital_Static_RAM_IEEE_7400.olb 静态随机存储器（Static Random Access Memory）Library文件夹AMPLIFIER.OLB共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。

Amplifier_Analog_IC.olbARITHMETIC.OLB共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。

Digital_Logic_Arithmetic_IC.olbATOD.OLB共618个零件，存放A/D转换IC，如ADC0804，TC7109等。

Data_AD_Converter.olbBUS DRIVERTRANSCEIVER.OLB共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。

Digital_Bus_Drive_TransceiverCAPSYM.OLB共35个零件，存放电源，地，输入输出口，标题栏等。

CONNECTOR.OLB共816个零件，存放连接器，如4 HEADER，CON AT62，RCA JACK等。

耦合电感cadence元件库
耦合是指两个或两个以上的电路元件或电网络的输入与输出之间存在紧密配合与相互影响，并通过相互作用从一侧向另一侧传输能量的现象。

从电路来说，总是可以区分为驱动的源和被驱动的负载。

如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作，这就是所谓的“耦合电感”。

耦合电感是cadence中元件库其中的电路所包含电感之一，其改善大型设计的仿真次数；通过整合的模拟和事件驱动的数字仿真既提高了速度，又无需牺牲准确性；利用基本直流，交流，噪声和瞬态分析来探测电路行为；还可以进行模拟和数字信号的自动识别，并应用到模拟到数字和数字到模拟接口。

第六章Cadence PCB封装库的制作及使用封装库是进行PCB设计时使用的元件图形库，本章主要介绍使用Cadence 软件进行PCB封装库制作的方法及封装库的使用方法。

一、创建焊盘在设计中，每个器件的封装引脚都是由与之相关的焊盘构成的，焊盘描述了器件引脚如何与设计中所涉及的每个物理层发生关系，每个焊盘包含以下信息：●焊盘尺寸大小和焊盘形状；●钻孔尺寸和显示符号。

焊盘还描述了引脚在表层（顶层和底层）的SOLDERMASK、PASTEMASK 和FILMMASK等相关信息。

同时，焊盘还包含有数控钻孔数据，Allegro用此数据产生钻孔符号和钻带文件。

1.焊盘设计器Allegro在创建器件封装前必须先建立焊盘，建立的焊盘放在焊盘库里，在做器件封装时从焊盘库里调用。

Allegro创建的焊盘文件名后缀为.pad。

Allegro 用Pad Designer创建并编辑焊盘。

在Allegro中，一个器件封装的每个引脚必须有一个与之相联系的焊盘名。

在创建器件封装时，将引脚添加到所画的封装中。

在添加每一个引脚时，Allegro 找到库中的焊盘，将焊盘的定义拷贝到封装图中，并显示焊盘的图示。

基于这个原因，必须在创建器件封装前先设计出库中要用到的焊盘。

在创建器件封装符号时，Allegro存储每一个引脚对应的焊盘名而不是焊盘数据，在将器件封装符号加到设计中时，Allegro从焊盘库拷贝焊盘数据，同时从器件封装库拷贝器件封装数据。

Allegro用在全局或本地环境文件定义的焊盘库路径指针（PADPATH）和器件封装库路径指针（PSMPATH）查找焊盘库和器件封装库。

一旦一个焊盘在某个设计中出现一次，Allegro使其他所有相同的焊盘参考于那个焊盘而不是参考库中的焊盘。

有两种方法可以启动焊盘设计器：1、选择【开始】/【程序】/【Cadence SPB 15.5.1】/【PCB Editor Utilities】/【Pad Designer】命令，即可启动焊盘设计器；2、按照前面章节所述，创建一个库项目，库项目界面如图6_1所示，点击界面中的“Pad Stack Editor”按钮，也可以启动焊盘设计器。

cadence公司是一家eda软件公司。

成立于1988年。

其主要产品线从上层的系统级设计到逻辑综合到低层的布局布线，还包括封装、电路版pcb设计等等多个方向。

下面主要介绍其产品线的范围。

Cadence公司著名的软件有：Cadence Allegro；Cadence LDV；Cadence IC5.0；Cadence orCAD等。

1、板级电路设计系统。

Cadence Allegro Silicon Package Board（SPB）可提供新一代的协同设计方法，以便建立跨越整个设计链——包括I/O缓冲区、IC、封装及PCB设计人员的合作关系。

包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线、mcm电路设计、高速pcb版图的设计仿真等等。

包括：A、Concept HDL原理图设计输入工具，有for NT和for Unix的产品。

B、Check Plus HDL原理图设计规则检查工具。

（NT & Unix）C、SPECTRA Quest Engineer PCB版图布局规划工具（NT & Unix）D、Allegro Expert专家级PCB版图编辑工具（NT & Unix)E、SPECTRA Expert AutoRouter 专家级pcb自动布线工具F、SigNoise信噪分析工具G、EMControl 电磁兼容性检查工具H、Synplify FPGA / CPLD综合工具I、HDL Analyst HDL分析器J、Advanced Package Designer先进的MCM封装设计工具2、Alta系统级无线设计这一块的产品主要是应用于网络方面的，我个人以为。

尤其是它包括有一套的gsm模型，很容易搞cdma等等之类的东西的开发。

但是我觉得做信号处理和图象处理也可以用它，因为它里面内的spw太牛了，至少是看起来是，spw最牛的地方就是和hds的接口，和matlab 的接口。

orcad（Cadence）常用库olb介绍ORCAD CAPTURE元件库介绍AMPLIFIER.OLB amplifier共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。

ARITHMETIC.OLB arithmetic共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。

ATOD.OLB共618个零件，存放A/D转换IC，如ADC0804，TC7109等。

BUS DRIVERTRANSCEIVER.OLB 共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。

CAPSYM.OLB capsym共35个零件，存放电源，地，输入输出口，标题栏等。

CONNECTOR.OLB共816个零件，存放连接器，如4 HEADER，CON AT62，RCA JACK等。

COUNTER.OLB共182个零件，存放计数器IC，如74LS90，CD4040B。

DISCRETE.OLB discrete共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。

DRAM.OLB共623个零件，存放动态存储器，如TMS44C256，MN41100-10等。

ELECTRO MECHANICAL.OLB共6个零件，存放马达，断路器等电机类元件。

FIFO.OLB共177个零件，存放先进先出资料暂存器，如40105，SN74LS232。

FILTRE.OLB共80个零件，存放滤波器类元件，如MAX270，LTC1065等。

FPGA.OLB存放可编程逻辑器件，如XC6216/LCC。

GATE.OLB共691个零件，存放逻辑门（含CMOS和TLL）。

LATCH.OLB latch共305个零件，存放锁存器，如4013，74LS73，74LS76等。

LINE DRIVER RECEIVER.OLB共380个零件，存放线控驱动与接收器。

如SN75125，DS275等。

Cadence原理图项目文件的创建、元件库的创建、元件的原理图的绘制等等操作一、创建工程文件 (2)1、创建工程： (3)2、元件库的创建 (6)1、放置管脚 (10)2、放置元件的body (13)3、元件属性的编辑 (14)11月3号学习内容：进入原理图设计阶段、一、创建工程文件在做原理图设计之前，进行简单的设置首先点击菜单栏的Options---Design Template（工程中原理图创建的模板）图2.1图2.2这个界面，可以对原理图的属性进行设置，如原理图的大小，原理图的Title Block文件等等属性。

1、创建工程：点击菜单栏中的File---New--Project图2.3创建原理图项目文件然后在弹出的对话框中，输入项目的名称然后对文件进行一些设置新建好的项目由于原理图的背景色默认是白色，时间长了，看起来不舒适，那么可以对原理图的背景颜色进行设置。

如下图所示操作：如果想对原理图右下角的内容进行修改，可以点击菜单栏的Options的Schematic Page Properties单独对某一个原理图的右下角内容进行修改。

可以修改原理图图纸的大小等等具体的操作，需要自己去亲手操作一遍。

2、元件库的创建点击菜单上File--New--Library，生成的库文件是直接存放到C盘的图2.5元件原理图库的创建可以选择库文件点击右键，然后将文件保存到指定目录下。

创建元件两个种方式，如下所示方式1：通过菜单栏创建，如图所示方式2：通过下图所示创建点击确定，输入元件名称然后点击确定。

文件中显示的原件如下图所示:虚框是元件的body画元件原理图的步骤：①查看元件的PDF文档；②查看每个管脚的属性，是输入还是输出、电源管脚等等查看CY2303.PDF文档，画原理图具体的操作：1、放置管脚图2.6点击图示的图标，即可在元件上放置管脚也可以点击Pin array图标,放置组形式的管脚图 2.7点击Pin array图标,放置组形式的管脚编辑管脚的属性，可以左键选中管脚，然后右键点击Edit Properties,然后跳出下图所示窗口。

Cadence16.5学习笔记之（一）—器件库、原理图Cadence16.5学习笔记之（一）—器件库、原理图一、简单快捷键R—旋转器件方向(选中时)V—元件的镜像（水平）H—元件的镜像（竖直）F—放置电源G—放置地W—放置连线J—放置节点N—放置网络标号T—放置文本备注（Ctrl + Enter:换行）B—放置总线X—放置电器不连接F4—自动放置线，一直按一直放。

元件的复制：Ctrl + C或按住Ctrl，拖动元件即可。

放置全局网络标号(级联多个原理图)：Place—Off-Page Connector放置线、总线时，任意角度走线—按住Shift键，再走线。

二、查找元件、网络连接等对整个工程、或单个的页面进行如下类似操作。

Edit->Browse->Parts：原理图画好了，选中工程，检查、查找定位器件Edit->Browse->Nets：网络连接，对于检查电源连接有帮助Edit->Browse->Off-Page Connector：显示工程中所有，原理图页面之间的网络连接（即归纳显示出所有全局网络标号）Edit->Browse->DRC Markers:DRC检查，显示出DRC电器检查的错误。

（删掉这些错误：Tools->Designe Rules Cheak->Yes->Action->Delete existing DRC marker->Yes）Ctrl + F：搜索定位元件、网络，如在PCB布局、布线时（勾选）。

以下类型选项：Parts:查找元件Nets:查看网络连接Power/GND:查看电源、地的网络连接Flat Nets:查看电源、地的网络连接(功能更强大)三、元件的更新或替换选择工程对话框中的File ->Design Cache->右键->Replace Cach->....->是否保留元件的遗留属性，可以将封装更新过来同样的操作，如果器件库中器件属性有改动，则更新元件（但不能将封装更新过来）：File ->Design Cache->右键->Updata Cach四、选中元件1、单个选中、Ctrl + 选中元件、区域选中（整体移动），移动时电气连接是存在的，如果按住Alt再移动，则电气连接断开。

Cadence 公司旗下有两个产品链，一个是IC产品，一个是PCB产品。

PCB产品又分成PO系列和PS 系列，PO就是Orcad系列，PS是高端系列，有的人称其为Allegro系列，其实并不准确。

Cadence公司在收购Orcad之前，它的原理图工具叫Concept HDL，PCB工具就是Allegro，也就是Allegro的PCB Editor，另外还有SI工具（做信号完整性分析的）。

Orcad旗下有三个工具，原理图工具Caputre CIS，原理图仿真工具Pspice AD和PSpice AA，还有一款PCB布局布线工具Orcad 的Layout（PLUs）。

Cadence收购了Orcad之后，就完全将Orcad的Capture CIS和Pspice与自身的产品做了无缝整合而摒弃了Orcad以前的Layout（Plus）。

目前Cadence的Allegro已经完全作为PCB布线工具整合到Orcad系列中。

（到这里，你可以明白，为什么PS系列不能简单的叫做Allegro了吧）。

那么，Orcad系列和PS(SPB)系列到底区别在哪里呢？1、核心产品是一样的。

Orcad的原理图是Capture CIS，PS里面的原理图有两个，一个就是Cadence以前的concept HDL，还有，就是Capture CIS，不过在PS里面，名称改为Design Entry CIS；Orcad的PCB布局布线器是PCB Edior，PS系列里面的也是两者核心是完全一样的；Orcad的原理图仿真工具是PSpice AD和Pspice AA，PS系列也是，不过在PS系列里，把Pspice AD和PspiceAA整合成一个产品包，并改名为AMS simulator.2、PS系列里面分成三个等级，L，XL和GXL，就像衣服的大小号一样，号越大，功能越强，当然价格肯定也越贵了。

L也好，XL也好，Gxl也好，原理图工具Capture CIS是没有任何区别的，而Pspice 功能不分等级，都是一样的。