chapt7-MOS电容-清华大学半导体物理

mos管电容MOS管电容是指金属氧化物半导体场效应管（MOSFET）在工作过程中的电容特性。

在MOSFET中，电容主要由栅极-源极电容（Cgs）、栅极-漏极电容（Cgd）和漏极-源极电容（Cds）组成。

我们来了解一下MOS管的结构。

MOS管由栅极、漏极和源极组成，其中栅极位于介电层之上，介电层覆盖在衬底上。

当栅极施加正向电压时，MOS管导通；当栅极施加负向电压时，MOS管截止。

而这种开关特性得益于MOS管内部的电容。

根据MOS管的结构，我们可以推导出MOS管的电容模型。

首先，栅极-源极电容（Cgs）是指当栅极施加正向电压时，形成的栅极电场与源极之间的电容。

它主要与栅极金属与衬底之间的物理结构有关。

其次，栅极-漏极电容（Cgd）是指当栅极施加正向电压时，形成的栅极电场与漏极之间的电容。

它主要与衬底与漏极之间的结构和材料有关。

最后，漏极-源极电容（Cds）是指当栅极施加正向电压时，形成的漏极电场与源极之间的电容。

它主要与漏极与源极之间的结构和材料有关。

MOS管电容的大小会对MOS管的性能产生影响。

首先，电容越大，MOS管的开关速度越慢。

因为电容需要充放电才能改变栅极电压，而充放电需要一定的时间。

其次，电容越大，MOS管的功耗越大。

因为电容需要消耗能量才能充放电。

此外，电容还会对MOS管的频率响应产生影响。

频率越高，电容对信号的影响就越大。

为了提高MOS管的性能，我们可以采取一些措施来减小电容。

首先，可以通过减小栅极金属与衬底之间的距离来减小栅极-源极电容（Cgs）。

其次，可以通过改变衬底与漏极、源极之间的结构和材料来减小栅极-漏极电容（Cgd）和漏极-源极电容（Cds）。

最后，还可以通过优化MOS管的工艺参数来减小电容。

例如，可以通过改变衬底材料、介电层材料和厚度等来减小电容。

MOS管电容是MOS管工作过程中的重要特性。

它影响着MOS管的开关速度、功耗和频率响应。

为了提高MOS管的性能，我们可以采取一些措施来减小电容。

研途宝考研/zykzl?fromcode=9820今年整体来说比较难吧，我个人觉得难，器件重半导体物理部分，后面的器件基本没怎么考，模点比以往偏，没有考差分运放，重在运算放大器的部分，数电前面简单，但是最后一题也比较难。

下面详细回忆下。

共11道题，前面器件，后模电，最后数电。

►第一道，让分析半导体的电阻率随温度的变化关系，画出曲线并分析。

►第二道，是半导体物理，告诉导带底和价带顶的能量与波矢的关系，求禁带宽度，空穴和电子的有效质量，还有电子从价带顶跃迁到导带底时的准动量变化。

►第三道，是一道计算扩散电流的题，还算简单，第二问求要使得电流为零所需加的电场强度。

►第四道，是mos管电流的计算，但是最后一问考了速度饱和，写个没复习，不知道怎么算。

器件好像就这么几道其他的想不起来了。

模电具体的题号我都忘了，只能说说考了那些点，研途宝考研/zykzl?fromcode=9820首先2011年的真题原题又考了，►第五题，有好几道简单的问答题，1.问BJT与MOS管的跨导电流比，为什么BTJ要大，2.饱和时的cmos小型号等效电路图，3.让根据一个电路图设计电路，这次应该是一个积分运算电路，4.根据一个电路图分析一个二极管的导痛还是截止，5.一个运放后面接一个mos管然后构成一个负反馈，分别在漏级和源级有两个输出电压，第一问判断输出极性和反馈组态，后面求对于两个输出电压的增益。

►第六题，是一个含有三个运算放大器组成的电路，让求各个电压，还有在不同的频率下的输出电压的幅值。

这题比较难，分值最大25分，还有什么我想不起来了，接下来的数电1.还是给两个二进制数，让求原码反码补码，求和，2.根据给的输出函数，用卡洛图化简电路图3.给一个触发器的时序图，让判断什么类型的触发器，触发方式是电平还是脉冲，研途宝考研/zykzl?fromcode=98204.给了一个38译码器和2位数据选择器求输出函数的表达式，并列出真值表。

MOSFET是现代数字集成电路的核心器件。

MOSFET剖面图•MOSFET与半导体表面及半导体-绝缘层界面性质密切相关。

•MOSFET的核心部分是MOS(MIS)结构。

2半导体表面以及半导体－绝缘层界面性质；表面电场效应（是MOSFEF工作的基础）；MOS结构C-V特性。

4由于晶格周期性在表面处中断而出现的局（定）域于表面附近的电子态——表面态禁带中的电子态数等于表面原子数，表面原子面密度∼1015/cm 2，所以表面能级准连续地分布在禁带中。

总之，表面态起因于周期场在表面处中断；空间上定域于晶体表面；能级位于禁带中。

7.1.1 表面态§7.1 半导体表面和Si －SiO 2界面界面性质。

量级；离子。

界面态起源于界面处的。

界面态和表面态性质相似：位于Si-SiO101214151617达到最大且基本不变;19变化引起数量很大的2122V。

FB2324包括两部分：；V不很大s很小。

27对交流小信号ΔVQ n完全跟上ΔV g变化。

32scC-V是非平衡的瞬态特性333435若栅压V g 为一由V 1（积累）到V 2（强反型)的阶跃电压，则V =V 2下电容随时间的变化曲线称为MOS 电容的C -t 特性。

由MOS 电容的C -t 特性可求耗尽层少子寿命τ和表面复合速度S 。

，取“−”号，取“+”号i FB归一化平带电容与氧化层厚度及衬底掺杂浓度的关系。

Bipolar JunctionTransistors双极型晶体管14集成电路中的npn-BJT杂质分布特点：•两头大，中间小•发射区掺杂浓度比基区高很多•四层结构•A E < A C本征晶体管非本征晶体管•埋层•隔离：采用pn 结5双极晶体管的四个工作区9正向有源区（正向放大模式，有源模式）——发射结正偏，集电结反偏9反向有源区（反向放大模式）——发射结反偏，集电结正偏SaturationCutoffActive InvertedV CB (pnp )V BC (npn )V EB (pnp ) V BE (npn )9截止区——两个结都反偏9饱和区——两个结都正偏双极型晶体管使用时，有共基极、共发射极和共集电极三种接法。

BJT的电流方向67理想npn-BJT ( 原型BJT )8•发射结正偏•集电结反偏910处于正向有源区BJT 的内部少子分布示意图162. 杂质任意分布的晶体管理论BJT 的晶体管作用主要发生在基区，研究基区的特性是获得BJT 电流电压关系的关键。

•缓变基区——基区杂质分布为任意形式•通过缓变基区的研究，将获得BJT 的基区电场分布、载流子分布以及电流分布的公式•介绍BJT 的一个重要的参数——基区渡越时间常数182.1 基区电流求基区非平衡少子(电子) 分布及电流密度分布——Moll-Ross方法推导前提是6个基本假定：1)少子在基区中的运动是一维的2)基区宽度大于载流子的平均自由程3)基区中准中性近似成立4)载流子的迁移率等于常数（可以引入平均迁移率）5)基区处于小注入状态6)忽略基区复合（对于现代高β-BJT是成立的）1922问题：分析基区电流的漂移流成分与扩散流成分归一化基区非平衡少子浓度分布2.3 重掺杂发射区为了获得高增益，发射结要求高注入比，即I pE(–x E) << I nB(0) ，因此发射区要求重掺杂1) 禁带变窄•重掺杂会导致电子在杂质原子之间进行共有化运动。

mos做电容摘要：1.MOS 简介2.MOS 电容的定义与分类3.MOS 电容的特点4.MOS 电容的制作过程5.MOS 电容的应用领域正文：一、MOS 简介MOS（Metal-Oxide-Semiconductor，金属- 氧化物- 半导体）是一种半导体器件，其结构主要由n 型或p 型半导体、氧化物绝缘层和金属电极组成。

根据氧化物的不同，MOS 器件可分为MOSFET（金属- 氧化物- 半导体场效应晶体管）和MOS 电容等类型。

二、MOS 电容的定义与分类MOS 电容，又称为金属- 氧化物- 半导体电容，是一种以MOS 结构为基础的电容器件。

根据电极材料的不同，MOS 电容可分为铝- 氧化铝- 硅电容（Al2O3-Si）、钽- 氮化钽- 硅电容（TaN-Si）等。

根据电容的工作方式，MOS 电容可分为静态MOS 电容和动态MOS 电容。

三、MOS 电容的特点1.高集成度：MOS 电容可以与其他半导体器件一同制作在集成电路上，具有很高的集成度。

2.面积小：由于MOS 电容采用薄膜结构，其面积较传统电容更小。

3.稳定性高：MOS 电容具有较好的温度稳定性和电压稳定性。

4.寿命长：MOS 电容的使用寿命较长，可以满足长时间工作的需求。

四、MOS 电容的制作过程MOS 电容的制作过程主要包括以下几个步骤：1.制备半导体基片：首先，需要制备n 型或p 型半导体基片。

2.形成氧化物绝缘层：在半导体基片上形成一层氧化物绝缘层，如二氧化硅（SiO2）。

3.制作金属电极：在氧化物绝缘层上制作金属电极，如铝、钽等。

4.形成电容：通过离子注入或沉积等方法，在金属电极之间形成电容存储区域。

五、MOS 电容的应用领域MOS 电容广泛应用于各种电子设备和电路中，如电源电路、信号处理电路、振荡电路等。

2011年清华大学研究生入学考试半导体物理、器件及集成电路试题150分，180分钟（请将答案写在答题纸上）一、 图示比较BJT 和MOSFET 饱和区，解释其产生物理机制二、 （15分）列举MOSFET 由于尺寸缩小引起的四种非理想效应，简要说明其产生的物理机制及对晶体管电学特性的影响三、 （10分）考虑一个npn 硅双极性晶体管，T=300K ，参数如下：3-18E cm 10N =，3-16B cm 10N =，s /cm 10D 2E =，s /cm 25D 2B =， s 107-0E 0B ==ττ，m μ1x E =,m μ7.0x B =。

已知复合系数为1，求共基极电流增益α、共发射极电流增益β。

四、 （15分）n+多晶硅P 型MOSFET ，空穴浓度3-16A cm 103N ⨯=，氧化层电荷2-1101=Qss'cm ，氧化层厚度为m μ05.0tox =，相对介电常数为，9.3ox =κ7.11s =κ，cm /F 1085.814-0⨯=κ，室温下310i /105.1cm n ⨯= ，V 0259.0qT k V 0t ==。

求以下三种情况的阈值电压：（a ）V 0V BS =；（b ）V 2V BS =；（c ）V 2-V BS =五、（15分）均匀的n 型Si 样品，在左半部用稳定的光照均匀产生电子空穴对，产生率为g0，若样品足够长，求稳态时样品两边的空穴浓度分布。

(已知p0、p0τ、Lp)六、（15分）n+多晶硅P 型mos 系统，空穴浓度3-16A cm 103N ⨯=，氧化层电荷2-1101=Qss'cm ，相对介电常数为，9.3ox =κ7.11s =κ，cm /F 1085.814-0⨯=κ，室温下310i /105.1cm n ⨯= ，V 0259.0qT k V 0t ==。

若测得阈值电压为V 65.0V t0=，求氧化层厚度tox七、有一种硅材料形成的n +n 结，n +区掺杂浓度为5*1018 cm -3，n 区掺杂浓度为5*1014 cm -3。

64非理想效应势垒区的产生和复合；大注入不同区域：1、正向小电流2、反向电流3、正向大电流66势垒区中的复合、产生电流与扩散区中的复合、产生电流性质相同，只是地点不同。

pn 结正向电流= 少子扩散流+ 势垒区复合电流。

pn 结反向电流= 少子扩散流+ 势垒区产生电流。

73§6.2.3 大注入下的正向伏安特性大注入：注入的少子浓度≥被注入区的多子浓度。

以p +n 结为例，（p +n 结只讨论p +区向n 区的注入） n 区L p 内，Δp >0，p (x )有一个分布，电中性要求n (x )也有相应的分布。

电子的浓度梯度引起电子向n 区体内的扩散，产生自建电场E 自建，其方向指向n 区体内。

E 自建稳态：j n = 0（E 自建引起的电子漂移流抵消电子扩散流）j p = j F （E 自建引起的空穴漂移流+ 空穴扩散流）74自建电场引起附加电势V p （界面高，体内低）。

附加电势V p 引起附加电子能量−qV p ，能带弯曲。

V F =V j (势垒区)+ V p (扩散区)77稳态连续性方程022*=Δ−∂Δ∂τp xp Dτ*)(0])([)(D x x n Tn Tn ep x p x p −−=Δτ*0)()()(D p x p dx x p d dx x dp n Tn x x x x Tn Tn −−=Δ===解为：?)(=Tn x p (6.78)假设大注入下玻尔兹曼分布仍然成立，TK qV n TK V V q p Tn B jB j D ep ep x p 0)(0)(==−−TK qV n Tn B p en x n 0)(=(6.77)TK qV iTn Tn B F en x n x p 2)()(=⋅由(6.77)：半导体中的体电阻不能忽略，V F中有80§6.3 pn结电容现象：高频下pn结整流特性变差外加偏压变化引起pn结中电荷变化——电容效应pn结电容有两类：势垒电容CT势垒区中的电荷随外加偏压变化。

2. MOSFET 的小信号等效电路MOSFET 的速度受到的限制：(1) 渡越时间限制，即电荷沿沟道输运需要的时间；(2) 由于器件本身的结构决定了存在本征电容(参见小信号模型)，这些电容的充放电需要时间。

(3) 寄生电容的充放电。

这些寄生电容存在于本征器件外部，模拟这些时间效应，通常需要在器件外部电路节点上加上一些电路元件。

9本征MOST 的速度与偏置有关。

只考虑饱和区，因为大多数情况下，MOST 工作在饱和区。

9首先求出沿沟道方向的电场E (y )。

利用公式(1)()()yV y D n OX GS T I dy WC V V V y dV μ=−−⎡⎤⎣⎦∫∫MOSFET 小信号等效电路•C GSO ，C GDO —栅源、栅漏覆盖电容•C GS —栅极-源端沟道电荷之间的电容•C GD —栅极-漏端沟道电荷之间的电容•C TS , C TD —衬底和源漏扩散区的pn 结势垒电容•R S , R D —源区、漏区串联电阻•R BS ，R BD ——源漏耗尽区边缘与衬底电极之间的欧姆电阻上述元件中，只有栅-沟道电容C GS 和C GD 对器件性能有实际意义跨导的含义：单位栅压变化导致漏极电流的变化量。

反映栅压对漏极电流的控制能力。

考虑速度饱和效应后，沟道长度对跨导的影响？和理想情况相比考虑速度饱和效应后，跨导仍然和沟道长度有关。

沟道越短，跨导越大，栅压对漏极电流的控制越强。

C BSC GSO C BDC GDO栅-沟道电容的Meyer 模型Meyer 模型中，栅-沟道之间的分布电容C GC 和C CB 被分解为三个集总电容：C GS ，C GD ，C GB而变化，仅沟道电荷随栅电压而变化。

0dV⎣⎦∫•Meyer模型虽然简单，但存在一些缺陷，主要缺陷是电荷不守恒，因而导致在模拟动态RAM和开关电容之类的电路时误差较大。

但由其简洁性，仍被广泛采用于不存在电荷守恒问题的电路模拟中。

Meyer模型是SPICE Level=1~4级模型采用的缺省电容模型。