MOSFET
金属-氧化物-半导体场效应晶体管M etal O xide S emiconductor
F ield E ffect T ransistor
1. MOSFET的基本工作原理纵向结构：
金属-氧化层-半导体
横向结构：
源区-沟道区-漏区
四端(4个电极)：
漏极D (Drain)
栅极G (Gate)
源极S (Source)
衬底B (Bulk ,
Substrate)
几何参数：W、L和t
OX
区域划分：有源区，场区
p
1.1 电流-电压关系
推导理想长沟MOSFET 基本的电流电压关系:
上图：强反型状态MOSFET 的坐标系统
V (y ) ——以源端为参考点的沟道电势V B =V S =0
V (y )
进一步分析电流饱和：
漏电压大于饱和漏电压后，沟道中的电势分布
V T=1V
•沟道夹断点的电势始终是V Dsat
•漏源电压大于V Dsat的那一部分(V DS−V Dsat) 全部降落在夹断区上。
•沟道电子一旦运动到夹断点，就会被空间电荷区反偏电压扫到漏区
沿沟道方向导带底的弯曲
沿沟道方向的电场分布
nMOSFET:V GS −V T = 2V
源端沟道电场随漏极电压的变化：
MOSFET 的水库模型
V DS = 0线性区
饱和区
考虑沟道长度调制效应：
漏极电流不饱和，输出电阻为有限值
实线：不考虑CLM
虚线：考虑CLM
V GS >V T V SB > 0
(()22B SB s A Fp V Q V q N φε+=参考公式(7.63)
三维能带图
V B=0, V S=V D =0
V B = −1V, V S =V D =0
三维能带图
加上衬偏电压后，需要能带更大的弯曲才能使表面反型，因此需要更大的栅电压，也就是说阈值电压上升了。
向的变化
实际情况：
MOS1（approx）和MOS2（exact）非饱和区输出特性曲线的比较
1.5 离子注入调整阈值电压离子注入工艺能够比
较精确地调整阈值电
压的大小
右图：典型的离子注
入形成的掺杂分布
•实线：离子注入后的
杂质分布
•虚线：退火后的分布•点线：用于计算阈值
电压的近似分布
根据注入深度x
i 的不同，分三种情况来分析：
①深注入x
i >> x d max(最大表面耗尽区厚度)
②中等深度注入x
i < x d max
③浅注入x
i
<< x d max
9第①种情形可以直接利用阈值电压公式计算。
缺点：提高了耗尽区靠近衬底一侧的掺杂浓度，增大了衬底电容；降低了沟道区击穿电压；阈值电压受衬偏的影响更加严重。
9第③种情形，相当于杂质全部位于表面无限薄的硅中。
薄层中离化的受主中心的作用与氧化层电荷相似，可等效于平带电压中增加了一个修正项。
浅注入的衬偏调制系数γ最小，但浅注入器件实际上很难做到。
1.6 亚阈值电流
MOSFET的一级近似认为：
>V T时，才能有漏极电流流过MOSFET 只有V
GS
这对大多数实际情况是
适用的。
但在某些应用
中，非常小的电流也是
不能忽略的，例如低功
耗IC或DRAM。
V GS<V T时的漏极小电流
称为亚阈值电流。
萨方程不适用于亚阈值区的原因：
9强反型近似中的关于耗尽层的假定不适用
z该假定认为：V GS≤V T时，Q n=0。
z实际上，Q n随表面势指数变化。
当栅电压低于阈值电压时，Q
指数下降，漏极电流也是如此。
n
z强反型时，由于|Q n|数值很大，计算|Q n|时可忽略V GS=V T时已经出现了的表面电子电荷。
9只考虑了漂移电流，未考虑扩散电流
在亚阈值区，扩散电流>>漂移电流。
亚阈值区导电与BJT中基区的电流传输有些相似。
MOSFET的表面势分布
（V
很小, p型衬底为零电势）
DS
(a)
(b)
表面为积累状态
(c)
(d)
表面为强反型状态表面为弱反型状态
（亚阈值区）
9在亚阈值区，漏极电压几乎全部降落在反偏漏衬结上，因此，漏极电流的漂移流部分可以忽略。
9自由载流子浓度沿沟道方向的梯度相当大，因此，亚阈值电流的主要成分是扩散流，类似于双极晶体管(BJT)的基区电流。
9栅极电压V
G 使半导体表面能带弯曲，降低了从源区
到沟道区的电子势垒，电子从重掺杂的源区（类似BJT的发射区）注入到p型表面区（类似BJT的基区），大部分注入的电子被漏区收集（类似BJT的集电区)。
9MOSFET亚阈值区与BJT导电的物理机制的区别：
z MOSFET亚阈值导电的注入是局部的，只发生在表面区域；
z BJT中V BE是外加的，MOSFET与之类似的电压
是沟道靠近源区一端的表面能带弯曲和源极电压
V S的差值。
载流子。
9降低S 的方法：
降低t OX ；降低衬底掺杂浓度N sub ；
提高衬偏电压|V BS |；降低界面陷阱密度D it 9S 的极限：理想情况下，C OX >> (C D +qD it )，n=1
S = 59.6 mV/decade
9室温(25℃)下，现代典型工艺制造的MOSFET 的S 值范围为70到120mV/decade 。
9对设计者来说，S 的大小非常重要，因为设计者需要用它来确定保证MOSFET 处在“关”态所需要的栅压
9例如：MOSFET 处在“关”态的标准是当V G =0时流过漏极的电流不超过V G =V T 时漏极电流的0.001。
如果给定了S ，就可以求出V T 的下限。
在MOS数字电路设计中，对ON/OFF电流比的要求限制了可用阈值电压的范围。
较低的阈值电压可以降低对电源电压的要求。
为达到某些电路要求的性能，可以用更为精细的工艺制造出两种不同阈值电压的n沟MOSFET。
这样，大部分晶体管的阈值电压较高，限制了关态电流，从而降低了静态功耗。
但是也有较小一部分晶体管需要在开启状态下能够提供较大的电流(保证高速工作)，这些器件的阈值电压就设计的比较低。
为了获得高性能，必须付出的代价是较高的关态电流。
为了减小这些晶体管的泄漏电流，我们可以在这些晶体管不工作的时候，加上衬偏电压来提高它们的阈值电压。
1.7 电场对迁移率的影响
在前面的分析中，假设载流子迁移率是常数。
但实际
上，V
GS 和V
DS
分别在沟道中产生的纵向电场和横向电
场，都会对载流子的迁移率产生影响。
1.7.1 迁移率下降
MOSFET的漏极电流是可动电荷Q n在电场的作用下，沿着靠近表面区域移动的结果。
这些电子受到表面散射、受主杂质散射以及热声子散射的影响。
严格求解这些现象对载流子迁移率的影响是不可行的，但是，通过引入表面附近x轴方向的有效电场ℰ
eff
来作近似处理，可以得到比较简单的迁移率模型
Si-SiO 2界面和反型层边缘：
界面势垒和Si 导带势垒
反型层边缘
散射
•(18)式在较大的范围内都是成立的，在这个范围内载流子主要受声子散射的限制。
但是当其它散射机构占支配地位，比如在低温(77K)。
