下载文档原格式
运放的仿真与分析1.基本仿真流程(1)电路仿真界面：进入UNIX系统，按键“Ctrl+t”出现下图窗口：图1输入“icfb&”回车后出现下图窗口。
图2注：有关镜像的操作：图2中选择“Library Path Editor”出现下图窗口:图3左栏为文件名，右栏为路径；或者打开文件cds.lib 按下图编写文件图4图5File→New→Library(opam)→(New)Cell View进入电路图编辑界面，画相应的放大器电路，如下图图6(2)调用相关器件器件的调用操作：按快捷键“i”，选择library，以及相应的器件（nmos，pmos，res，cap等）注：模型名要与模型库中的相应名称相同。
打开模型库的.scs文件，查看模型名和器件的基本参数（,,t V ）：ox th// Models included in this release ://// Model Name Description// ----------- ----------------------------------------------------------------------// nmos_1p8 BSIM3v3 model for thin-gate (1.8V) NMOS transistor// pmos_1p8 BSIM3v3 model for thin-gate (1.8V) PMOS transistor// nmos_3p3 BSIM3v3 model for thick-gate (3.3V) NMOS transistor// pmos_3p3 BSIM3v3 model for thick-gate (3.3V) PMOS transistor// nmos_1p8_nat BSIM3v3 model for thin-gate (1.8V) Native NMOS transistor// nmos_3p3_nat BSIM3v3 model for thick-gate (3.3V) Native NMOS transistorsection nmos_1p8_tmodel nmos_1p8 bsim3v3 {0: type=n+ lmin=1.8e-007 lmax=3.5e-007 wmin=2.2e-007………………………………………………………….+ xw=0 tox=3.5e-009 toxm=3.5e-009…………………………………………………+ xpart=0 vth0=0.39851301 lvth0=1.1573677e-008…………………………………………………..+ cdscd=0 cit=0.0017786 u0=0.035597185………………………………….//***************************************************************************** section pmos_1p8_tmodel pmos_1p8 bsim3v3 { 0: type=p+ lmin=1.8e-007 lmax=3.5e-007 wmin=2.2e-007………………………………………………….+ xl=0 xw=0 tox=3.5554e-009…………………………………………….+ cgdo=3.051e-010 xpart=0 vth0=-0.39889023…………………………………………..+ u0=0.0078211697 lu0=1.2538533e-010 wu0=5.1065658e-010…………..…………………………….注：在sim.scs 文件中没有表示沟道调制效应的参数λ，因而需要测量计算： 修正后的漏电流为 2()(1)D n GS T DS i K v V v λ=-+图7如图可求出λ。
运放的仿真与分析1.基本仿真流程(1)电路仿真界面：进入UNIX系统，按键“Ctrl+t”出现下图窗口：图1输入“icfb&”回车后出现下图窗口。
图2注：有关镜像的操作：图2中选择“Library Path Editor”出现下图窗口:图3左栏为文件名，右栏为路径；或者打开文件cds.lib 按下图编写文件图4图5File→New→Library(opam)→(New)Cell View进入电路图编辑界面，画相应的放大器电路，如下图图6(2)调用相关器件器件的调用操作：按快捷键“i”，选择library，以及相应的器件（nmos，pmos，res，cap等）注：模型名要与模型库中的相应名称相同。
打开模型库的.scs文件，查看模型名和器件的基本参数（,,t V ）：ox th// Models included in this release ://// Model Name Description// ----------- ----------------------------------------------------------------------// nmos_1p8 BSIM3v3 model for thin-gate (1.8V) NMOS transistor// pmos_1p8 BSIM3v3 model for thin-gate (1.8V) PMOS transistor// nmos_3p3 BSIM3v3 model for thick-gate (3.3V) NMOS transistor// pmos_3p3 BSIM3v3 model for thick-gate (3.3V) PMOS transistor// nmos_1p8_nat BSIM3v3 model for thin-gate (1.8V) Native NMOS transistor// nmos_3p3_nat BSIM3v3 model for thick-gate (3.3V) Native NMOS transistorsection nmos_1p8_tmodel nmos_1p8 bsim3v3 {0: type=n+ lmin=1.8e-007 lmax=3.5e-007 wmin=2.2e-007………………………………………………………….+ xw=0 tox=3.5e-009 toxm=3.5e-009…………………………………………………+ xpart=0 vth0=0.39851301 lvth0=1.1573677e-008…………………………………………………..+ cdscd=0 cit=0.0017786 u0=0.035597185………………………………….//***************************************************************************** section pmos_1p8_tmodel pmos_1p8 bsim3v3 { 0: type=p+ lmin=1.8e-007 lmax=3.5e-007 wmin=2.2e-007………………………………………………….+ xl=0 xw=0 tox=3.5554e-009…………………………………………….+ cgdo=3.051e-010 xpart=0 vth0=-0.39889023…………………………………………..+ u0=0.0078211697 lu0=1.2538533e-010 wu0=5.1065658e-010…………..…………………………….注：在sim.scs 文件中没有表示沟道调制效应的参数λ，因而需要测量计算： 修正后的漏电流为 2()(1)D n GS T DS i K v V v λ=-+图7如图可求出λ。
运放的稳定性仿真分析上期文章《运放11-运放稳定性评估举例》文末提到了，如果我们有（放大器）的Sp（ic）e模型，可以借助（仿真）软件直接仿真电路的稳定性——可以直接得到波特图曲线，这一期就专门来看看具体怎么玩。
我们还是以上期的电路为例子，也就是下面这个电路：这里面的放大器TLV9062，使用的是（TI）官网的S（pi）ce模型，上期没有告诉大家如何使用LTspice导入第三方文件，这里先详细介绍下LTspice怎么用吧（我主要用这个软件做仿真，如果已经知道怎么导入第三方模型的兄弟，可以先跳过下面这一小节）。
LTspice导入TI的TLV9062的模型详细步骤1、TI官网（下载）tlv9062的spice模型，将文件tlv9062放置到库目录下面2、按下面步骤添加理想模型opamp2，放置好器件3、按快捷键“T”，选择“SPICE directive”，输入“.include tlv9062.lib”,点击“OK”4、右键运放，将opamp2改成“tlv9062”，这个模型就可以使用了学会了怎么添加第三方模型，我们下面就正式进入正题——如何仿真稳定性仿真的原理以下图为例，这个放大10倍的电路如何仿真稳定性呢？从前几期文章我们知道，稳定性分析的基本原理就是看环路增益，最直观的莫过于画出环路增益的波特图。
仿真原理就是依据这个：我们让（信号）在环路里面跑一圈，输出与输入的比值就是环路增益。
那如何求呢？容易想到，我们断开环路的一处节点，断开后就会得到两个端点，我们从一个端点注入信号Vin，那么信号跑一圈之后，在另外一个端点就会得到一个信号Vout，按照前面所说的，环路增益=Vout/Vin，我们使用软件画出Vout/Vin的曲线，这个曲线也就是环路增益曲线，通过曲线，我们就可以判断电路是否稳定了。
上面这一段话换成实操就是：1、去掉电路原本的激励输入，即V1两端短接2、剪开环路：剪开输出端到反馈（电阻）（一般都是剪开这里），得到两个端点，反馈那边命名为Vin，另外一个端点命名为Vout 如下图所示：我们在仿真软件里面直接运行右边的电路是否可行呢？答案是不行的，因为断开了反馈环路之后，这个运放的静态工作点受到了影响，即直流偏置不对，因此呢，我们还要把电路改造一下。
virtuoso运放基础参数仿真方法Virtuoso is a type of operational amplifier, also known as op-amp, used in electronic circuits to amplify weak electric signals. It is essential to understand the basic parameters of the Virtuoso op-amp in order to effectively simulate its performance and behavior in various circuit designs.Virtuoso运放是一种运算放大器，也称为运放，用于电子电路中放大弱电信号。
在有效地模拟Virtuoso运放在各种电路设计中的性能和行为之前，了解其基本参数是至关重要的。
The first basic parameter to consider when simulating the Virtuoso op-amp is the open-loop gain, which is the gain of the amplifier when there is no feedback in the circuit. This parameter is crucial in determining the overall amplification capability of the op-amp and understanding its linear behavior. To simulate the open-loop gain, one can use SPICE (Simulation Program with Integrated Circuit Emphasis) software to create a test circuit with the op-amp and measure the gain using the simulation results.模拟Virtuoso运放时首先要考虑的基本参数是开环增益，即在电路中没有反馈时放大器的增益。
运放仿真方法整理运算放大器的仿真包括直流工作点仿真(OP)、直流扫描仿真(DC)、交流小信号仿真(AC)、瞬态仿真(TRAN)等等。
DC仿真又包括共模输入和输出范围、输入失调电压仿真；AC仿真包括开环增益、带宽、相位裕度、共模抑制比、电源抑制比等等；TRAN仿真包括大、小信号摆率、过冲、建立时间等等。
1直流扫描仿真1.1输入失调电压(V OS)仿真图1-1所示为运放输入失调电压的实际测量方法。
将运放接成单位负反馈的形式，并在正输入端加一个合适的直流电平V CM。
只要运放开环增益足够大则输出端电压即为输入直流电平加上输入失调电压。
由此可很方便地测量得到V OS。
实际CMOS运放的V OS约为mV量级，由非无限大开环增益引入的正、负输入端的压差为V CM/(1+A)，因此对于增益大于10000(80dB)的运放该误差对V OS测量造成的影响可以忽略。
图1-1运放输入失调电压测量结构必须注意的是，仿真得到的V OS仅由偏置失配造成，属于系统失调。
实际运放的输入失调电压的主要影响因素为元器件失配，而仿真器中会假设所有器件完全相同，因此仿真得到的失调电压并不能准确表征实际情况。
1.2共模输入范围(ICMR)和输出摆幅(SW)仿真将运放接成如图1-2(a)所示的单位负反馈的形式，将正输入端的电压从0至V DD进行直流扫描，观察输出端的电压变化曲线，即可观察该单位缓冲器的线性范围。
在运放的线性工作区域内，直流扫描曲线的斜率为45°，即输出能够良好跟随输入；在线性范围之外，则曲线发生弯曲，如图1-2(b)所示。
(a)仿真电路结构(b)输出随输入变化曲线图1-2输入共模范围仿真用该结构仿真得到的线性范围同时受到输入共模范围和输出摆幅的限制，因此无法用该结构精确测得ICMR。
对于一般的运放，输出摆幅范围通常大于输入共模范围，故该方法能够大致预估输入共模范围。
图1-3(a)所示的反相电压放大器增益为-10。
