当前位置：文档之家 › 计算机组成第六章习题讲解

计算机组成第六章习题讲解

  • 格式：doc
  • 大小：2.63 MB
  • 文档页数：13

下载文档原格式

  / 13

合集下载

计算机组成基本知识第六章答案解析

计算机组成基本知识第六章答案解析

1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。

如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。

(1)-59/64 (2)27/128 (3)-127/128 (4)用小数表示-1(5)用整数表示-1 (6)-127 (7)35 (8)-1282. 设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为。

4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数为，最小负数为。

5. 某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。

(1)将(-1027)10表示成规格化浮点数；(2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？图2.35 浮点数的表示格式6. 有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。

图2.36 浮点数的表示格式请写出：(1)所能表示的最大正数；(2)所能表示的最小负数；(3)规格化数所能表示的数的范围。

7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。

8. 将数(-7.28125)10转换成IEEE754标准的32位浮点数的二进制存储格式。

9. 已知x=-0.x1x2…x n，求证：[x]补=+0.00…01。

计算机组成与系统结构第六章答案

计算机组成与系统结构第六章答案

• 156 •第六章 中央处理器2. 简单回答下列问题。

（参考答案略） （1）CPU 的基本组成和基本功能各是什么？（2）取指令部件的功能是什么？ （3）控制器的功能是什么？（4）为什么对存储器按异步方式进行读写时需要WMFC 信号？按同步方式访问存储器时，CPU 如何实现存储器读写？（5）单周期处理器的CPI 是多少？时钟周期如何确定？为什么单周期处理器的性能差？元件在一个指令周期内能否被重复使用？为什么？（6）多周期处理器的设计思想是什么？每条指令的CPI 是否相同？为什么在一个指令周期内某个元件可被重复使用？（7）单周期处理器和多周期处理器的控制逻辑设计的差别是什么？ （8）硬布线控制器和微程序控制器的特点各是什么？（9）为什么CISC 大多用微程序控制器实现，RISC 大多用硬布线控制器实现？ （10）水平型微指令和垂直型微指令的基本概念和优缺点是什么？（11）CPU 检测内部异常和外部中断的方法有什么不同？3. 在书中图6.9中，假定总线传输延迟和ALU 运算时间分别是20ps 和200ps ，寄存器建立时间为10ps ，寄存器保持时间为5ps ，寄存器的锁存延迟（Clk-to-Q time ）为4ps ，控制信号的生成延迟（Clk-to-signal time ）为7ps ，三态门接通时间为3ps ，则从当前时钟到达开始算起，完成以下操作的最短时间是多少？ （1）将数据从一个寄存器传送到另一个寄存器 （2）将程序计数器PC 加1 参考答案：（1）寄存器的锁存延迟与控制信号的生成延迟的时间重叠，且Clk-to-signal time> Clk-to-Q time ，所以完成寄存器传送的时间延迟为：7+3+20+10=40ps 。

（2）分两个阶段：PC+1→Z ：7+3+20+200+10=240ps ； Z →PC ：7+3+20+10==40ps 寄存器保持时间用来作为时间约束。

计算机组成第六章习题讲解

计算机组成第六章习题讲解

6. 4同步测试习题及解答6. 4. 1 同步测试习题一、填空题1、 _______________________________________________ 控制器由于设计方法的不同可分为_______________________________________________ 型、________________ 型和型控制器。

2、控制器在生成各种控制信号时，必须按照一定 _________________ 的进行，以使对各种操作实施时间上的控制。

3、微程序控制的计算机中的控制存储器CM是用来存放_____________________ 的。

4、在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把_____________________________________ 性的微命令分在同一段内；②一般每个小段要留出一个状态，表示______________________________ 。

5、微指令分为 _________________ 和____________________________ 微指令两类，可以同时执行若干个微操作，所以执行机器指令的速度比快。

二、选择题1、在CPU中跟踪指令后继地址的寄存器是_______________ 。

A.主存地址寄存器B.程序计数器C.指令寄存器D.状态标志寄存器2、 _____________________________________________ 指令寄存器的位数取决于oA. 存储器的容量B.指令字长C.机器字长D.存储字长3、在计算机系统中，表征系统运行状态的部件是7、异步控制常用于8、微程序控制器中，控制部件向执行部件发出的某个控制信号称 为 ___________________ 。

A. 微程序B.微指令C.微操作D.微命令9、微程序控制器中，机器指令与微指令的关系是 ________________________A.每一条机器指令由一条微指令来执行。

计算机组成原理习题 第六章总线系统知识分享

计算机组成原理习题 第六章总线系统知识分享

计算机组成原理习题第六章总线系统第六章总线系统一、填空题：1.PCI总线采用A.______仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与B.______相连。

2.SCSI是处于A.______和B.______之间的并行I/O接口，可允许连接C.______台不同类型的高速外围设备。

3.总线有A 特性、B 特性、C 特性、D 特性，因此必须E 。

4.微型计算机的标准总线从16位的A 总线发展到32位的B 总线和C 总线，又进一步发展到64位的D 总线。

二、选择题：1.计算机使用总线结构的主要优点是便于实现技术化，同时______。

A. 减少信息传输量B. 提高信息传输速度C. 减少了信息传输线的条数D. 减少了存储器占用时间2.描述PCI总线基本概念中正确的句子是______。

A.PCI总线的基本传输机制是猝发式传送B.PCI总线是一个与处理器有关的高速外围总线C.PCI设备一定是主设备D.系统中允许只有一条PCI总线3.描述PCI总线中基本概念表述不正确的是______。

A.PCI设备不一定是主设备B.PCI总线是一个与处理器有关的高速外围总线C.PCI总线的基本传输机制是猝发式传送D.系统中允许有多条PCI总线4.并行I/O标准接口SCSI中，一块适配器可以连接______台具有SCSI接口的设备。

A. 6B. 7C. 8D. 95.下面对计算机总线的描述中，确切完备的概念是______。

A.地址信息、数据信息不能同时出现B.地址信息与控制信息不能同时出现C.数据信息与控制信息不能同时出现D.两种信息源的代码不能在总线中同时传送6.SCSI接口以菊花链形式最多可连接______台设备。

A．7台 B．8台 C．6台 D．10台7.微型机系统中外设通过适配器与主板的系统总线相连接，其功能是___。

A. 数据缓冲和数据格式转换B.监测外设的状态C.控制外设的操作D. 前三种功能的综合作用8.计算机使用总线结构的主要优点是便于实现积木化,同时___。

计算机组成原理第六章-第5讲-HOST总线和PCI总线复习课程

计算机组成原理第六章-第5讲-HOST总线和PCI总线复习课程
➢ 衡量总线性能的重要指标是总线带宽，它定返回义 13 为总线本身所能达到的最高传输速率。
本章小结
➢ 当代流行的标准总线追求与结构、CPU、技术无关的开发标准。 其总线内部结构包含： ①数据传送总线（由地址线、数据线、控制线组成）； ②仲裁总线； ③中断和同步总线； ④公用线（电源、地线、时钟、复位等信号线）。
在异步定时中，总线周期的长度是可变的。当代的 总线标准大都能支持以下数据传送模式：①读/写操 作；②块传送操作；③写后读、读修改写操作；④ 广播、广集操作。
返回
16
本章小结
➢ PCI总线是当前实用的总线，是一个高带宽且 与处理器无关的标准总线，又是重要的层次总 线。它采用同步定时协议和集中式仲裁策略， 并具有自动配置能力。PCI适合于低成本的小 系统，因此在微型机系统中得到了广泛的应用。
返回
15
本章小结
➢ 总线定时是总线系统的又一核心问题之一。为 了同步主方、从方的操作，必须制订定时协议， 通常采用同步定时与异步定时两种方式
在同步定时协议中，事件出现在总线上的时刻由总 线时钟信号来确定，总线周期的长度是固定的。
在异步定时协议中，后一事件出现在总线上的时刻 取决于前一事件的出现，即建立在应答式或互锁机 制基础上，不需要统一的公共时钟信号。
6.5 HOST总线和PCI总线
五、总线仲裁 ➢ PCI总线采用集中式仲裁方式，每个PCI主
设备都有独立的REQ#（总线请求）和 GNT#（总线授权）两条信号线与中央仲裁 器相连。由中央仲裁器根据一定的算法对 各主设备的申请进行仲裁，决定把总线使 用权授予谁。但PCI标准并没有规定仲裁算 法。
10
➢ 总线仲裁是总线系统的核心问题之一。为了解决多个主设备同 时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采 用优先级策略或公平策略，选择其中一个主设备作为总线的下 一次主方，接管总线控制权。按照总线仲裁电路的位置不同: 集中式仲裁:仲裁方式必有一个中央仲裁器，它受理所有功 能模块的总线请求，按优先原则或公平原则。 分布式仲裁。分布式仲裁不需要中央仲裁器，每个功能模 块都有自己的仲裁号和仲裁器。

计算机组成原理课后答案第二版唐朔飞第六章

计算机组成原理课后答案第二版唐朔飞第六章

补码
1，000 1，001 1，010 1，011 1，100 1，101 1，110 1，111 0，000
续表2：
真值
真值
（二进制） （十进制）
+0.111 +7/8
小
+0.110 +0.101
+3/4 +5/8
+0.100 +1/2
数 +0.011 +3/8
+0.010 +1/4
+0.001 +1/8
1
4
1
10
阶符 阶码 数符
尾数
注意： 1）正数补码不“变反+1”。 2）机器数末位的0不能省。
将十进制数转换为二进制： x1=51/128=（0.011 001 1）2
=2-1 （0.110 011）2 x2= -27/1024=（-0.000 001 101 1）2
=2-5 （-0.110 11）2 x3=7.375=（111.011）2
4）由于补码0的符号位为0，因此x、 y=0可归纳到>0的一类情况讨论。
9. 当十六进制数9B和FF分别表示为原码、补码、 反码、移码和无符号数时，所对应的十进制数各为多 少（设机器数采用一位符号位）？
解：真值和机器数的对应关系如下：
十六 进制 9BH
FFH
真值
二进制 十进制
无符 号数
1001 1011
10. 在整数定点机中，设机器数采用一位符号位， 写出±0的原码、补码、反码和移码，得出什么结论？
解：0的机器数形式如下：
真值 原码 补码 反码 移码
+0 0，00…0 0，00…0 0，00…0 1，00…0

计算机组成原理(蒋本珊)第六章

计算机组成原理(蒋本珊)第六章

第六章１．控制器有哪几种控制方式？各有何特点？解：控制器的控制方式可以分为３种：同步控制方式、异步控制方式和联合控制方式。

同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。

这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。

异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。

异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。

联合控制方式是同步控制和异步控制相结合的方式。

２．什么是三级时序系统？解：三级时序系统是指机器周期、节拍和工作脉冲。

计算机中每个指令周期划分为若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工作脉冲。

３．控制器有哪些基本功能？它可分为哪几类？分类的依据是什么？解：控制器的基本功能有：（１）从主存中取出一条指令，并指出下一条指令在主存中的位置。

（２）对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。

（３）指挥并控制CPU 、主存和输入输出设备之间的数据流动。

控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型３类，分类的依据在于控制器的核心———微操作信号发生器（控制单元CU）的实现方法不同。

４．中央处理器有哪些功能？它由哪些基本部件所组成？解：从程序运行的角度来看，CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。

对于冯·诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。

中央处理器由运算器和控制器组成。

５．中央处理器中有哪几个主要寄存器？试说明它们的结构和功能。

解：CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。

计算机组成原理第6章

计算机组成原理第6章
5. 中断控制 CPU 除了执行程序外,还需要具备对突发事件的处理能 力。例如,运算器出现了结果溢出、某个部件出现了异常情 况、设备需要实时的数据服务等,这就需要 CPU 中断正在处 理的程序,并对这些突发事件进行响应,以保证计算机的正常 运转,这个能力称为中断处理能力。 总体来说,一条指令的执行过程就是在控制器的控制下, 先从内存中取出指令,然后对指令进行译码,在时序发生器和 控制器的控制下,在正确的时间发出指定部件的控制信号,保 证各部件能够执行正确的动作,从而保证该指令功能的实现。
第6章中央处理器
图 6－6 指令周期与 CPU 周期的包含关系
第6章中央处理器
6. 1. 4 指令执行流程 指令的执行是从取指周期开始的。取指周期主要完成从
内存取出要执行的指令,并使指针指向下一条指令,即 PC=PC+ “ 1 ”,这里的“ 1 ”表示当前这条指令的实际字长。 取指完成后,对指令进行译码,再转入具体的指令执行过程。 指令在执行过程中如果采用间接寻址方式,还需要增加间址 周期,如图 6－5 所示。
第6章中央处理器
3. 时序控制 每一条指令在执行的过程中,必须在规定的时间给出各 部件所需操作控制的信号,才能保证指令功能的正确执行。 因此,时序控制就是定时地给出各种操作信号,使计算机系统 有条不紊地执行程序。 4. 数据加工 数据加工是指对数据进行算术运算、逻辑运算或其他处 理。
第6章中央处理器
第6章中央处理器
图 6－7 所示是一个采用总线结构将运算器、寄存器连 接起来的控制器内部数据通路。其各部件与内部总线 IBUS 和系统总线 ABUS 、 DBUS 的连接方式如图中所示,图中的 “ o ”为控制门,在相应控制信号(信号名称标在“o ”上)的控 制下打开,建立各部件之间的连接。GR 是通用寄存器组, X 和 Z 是两个暂存寄存器。

计算机组成原理第6章习题指导

计算机组成原理第6章习题指导

16
16
解： 因为 x = + 11 = 0.1011，y = + 7 = 0.0111
16
16
所以[x]补′ = 00.1011，[ y]补′ = 00.0111
则 [x]补′ + [ y]补′ = 00 .1011
+ 00 .0111 第一位符号位→ 01 .0010
溢出
此时，符号位为“01”，表示溢出，又因第 1 位符号位为“0”，表示结果的真正符号，故“01”表
个负数。
例 6.2 已知：[y]补 求：[-y]补。
解：设 [y]补 = y0.y1y2…yn
第一种情况 [y]补 = 0.y1y2…yn
(6.1)
所以
y = 0.y1y2…yn
故
-y = -0.y1y2…yn
则 [-y]补 = 1.y1y2…yn+2-n
(6.2)
比较式（6.1）和式（6.2），发现由[y]补连同符号位在内每位取反，末位加 1 即可得[-y]补。
-52 -104 -13
右移两位
1,0000110
-6
移位前
1,1100110
-26
左移一位 补
左移两位 码
右移一位
1,1001100 1,0011000 1,1110011
-52 -104 -13
右移两位
1,1111001
-7
移位前
1,1100101
-21,1001011 1,0010111 1,1110010
5
计算机组成原理第 6 章习题
器中一位符号的值要同时送到加法器的两位符号位的输入端。
例 6.16 已知：x = - 0.1110，y = - 0.1101 求：[x·y]原 解： 因为 x = - 0.1110

计算机组成原理10-作业解析-第6章02

计算机组成原理10-作业解析-第6章02

+ 9999 9999 9 + 0.0000 0000 01 - 0.0000 0000 01 - 9999 9999 9
最小正数
最大负数
最小负数
真
值
0 1111111 0.111…1 (23个1) 个 正+|最大阶码 正 + |最大尾数 （规格化） 最大阶码| 最大尾数| 规格化） 最大阶码 最大尾数 1 1111111 0.100…0 (22个0) 个 最大阶码| 最小尾数|（ 负+|最大阶码 正+|最小尾数 （规格化） 最大阶码 最小尾数 规格化） 1 1111111 1.100…0 (22个0) 个 最大阶码| 最小尾数|（ 负+|最大阶码 负+|最小尾数 （规格化） 最大阶码 最小尾数 规格化） 0 1111111 最大阶码| 正+|最大阶码 最大阶码 1.111…1 (23个1) 个 最大尾数| 规格化） 负 + |最大尾数 （规格化） 最大尾数
最小正数
最负数
最小负数
补 码
最大正数 最小正数 最大负数 最小负数 0 1111111 1 0000000 1 0000000 0 1111111 0.111…1 (23个1) （规格化） 规格化） 个 0.100…0 (22个0) （规格化） 规格化） 个 1.011…1 (22个1) （规格化） 规格化） 个 1.000…0 (23个0) （规格化） 规格化） 个 + (2-1) - (1)
2-5
），尾数 例：设浮点数字长32位，基数 ，阶码 位（含一位阶符），尾数 位（含一位尾符） 设浮点数字长 位 基数2，阶码8位 含一位阶符），尾数24位 含一位尾符） 若阶码与尾数同时采用原码 补码表示 原码或 表示， 尾数规格化， 若阶码与尾数同时采用原码或补码表示，且尾数规格化，分别写出对应的 最大正数、最小正数、最大负数、最小负数的机器数与十进制真值 的机器数与十进制真值。 最大正数、最小正数、最大负数、最小负数的机器数与十进制真值。

计算机组成原理第6章习题参考答案

计算机组成原理第6章习题参考答案

第6章 中央处理器6-6．某机CPU芯片的主振频率为8MHz，其时钟周期是多少uS？若已知每个机器周期平均包含4个时钟周期，该机的平均指令执行速度为0.8MIPS，试问：（1）平均指令周期是多少？（2）平均每个指令周期含有多少个机器周期？（3）若改用时钟周期为0.4uS的CPU芯片，则计算机的平均指令执行速度又是多少MIPS？（4）若要得到40万次/S的指令执行速度，则应采用主振频率为多少MHz的CPU芯片？[解] 时钟周期 = 1÷8MHz = 0.125uS（1）平均指令周期 = 1÷0.8MIPS = 1.25uS（2）机器周期 = 0.125u S×4 = 0.5uS平均每个指令周期的机器周期数 = 1.25u S÷0.5u S = 2.5（3）平均指令执行速度 = 1÷（0.4×4×2.5）= 0.25 MIPS（4）主振频率 = 8MH z/(0.8MIPS/0.4MIPS) = 4MHz6-7．以一条典型的单地址指令为例，简要说明下列部件在计算机的取指周期和执行周期中的作用。

（1）程序计数器PC（2）指令寄存器IR（3）算术逻辑运算部件ALU（4）存储器数据寄存器MDR（5）存储器地址寄存器MAR[解]（1）程序计数器PC：存放指令地址（2）指令寄存器IR：存放当前指令（3）算术逻辑运算部件ALU：进行算逻运算（4）存储器数据寄存器MDR：存放写入到内存或从内存读出的数据或指令（5）存储器地址寄存器MAR：存放写入到内存或从内存读出的数据或指令的地址以单地址指令“加1（INC A）”为例，该指令分为3个周期：取指周期、分析取数周期、执行周期。

3个周期完成的操作如表所示。

取指周期分析取数周期执行周期PC （PC）→ MAR ——IR 指令→MDR→IR ——ALU (PC)+1 —（A）+1MAR 指令地址→MAR A→MAR —MDR 指令→MDR （A）→MDR （A）+1→MDR6-9．指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？[解] 指令和数据都存放在主存，它们都以二进制代码形式出现，区分方法为：（1）取指令或数据时所处的机器周期不同：取指令周期取出的是指令；分析取数或执行周期取出的是数据。

计算机组成原理第6章作业答案

计算机组成原理第6章作业答案

11
4
10
数符 阶符 阶码
尾数
此时只要将上述答案中的数符位移到最前面即可。
13. 浮点数格式同上题，当阶码基值分别取2和16时， （1）说明2和16在浮点数中如何表示。 （2）基值不同对浮点数什么有影响？ （3）当阶码和尾数均用补码表示，且尾数采用规格化形式，给出 两种情况下所能表示的最大正数和非零最小正数真值。 解：（1）阶码基值不论取何值，在浮点数中均为隐含表示，即： 2和16不出现在浮点格式中，仅为人为的约定。
码的符号位为1，则[x]补<[y]补。同样，当x<0、 y >0时，有x < y，但[x]补 >[y]补。
注意：
1）绝对值小的负数其值反而大，且负数的绝对值越小，其补码值越大。 因此， 当x<0、y<0时，若[x]补>[y]补，必有x>y。
2）补码的符号位和数值位为一体，不可分开分析。 3）完整的答案应分四种情况分析，但也可通过充分分析一种不成立的情 况获得正确答案。
-1.0000
-1
-1011
-11
-0100
-4
+0111
+7
-10000
-16
6. 设机器数字长为8位（含1位符号位在内），分整数和小数两种
情况讨论真值x为何值时，[x]补=[x]原成立。 解：
当x为小数时，若x 0，则
[x]补=[x]原成立； 若x < 0，则当x= -1/2时，
[x]补=[x]原成立。 当x为整数时，若x 0，则
真值 （十进制）
原码
-1000
-8
整
-111
-7
-110
-6
数
-101

第六章计算机组成原理课后答案（第二版）

第六章计算机组成原理课后答案（第二版）

第六章计算机组成原理课后答案（第二版）第六章12. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。

写出51/128、-27/1024所对应的机器数。

要求如下：（1）阶码和尾数均为原码。

（2）阶码和尾数均为补码。

（3）阶码为移码，尾数为补码。

解：据题意画出该浮点数的格式：阶符1位阶码4位数符1位尾数10位将十进制数转换为二进制：x1= 51/128= 0.0110011B= 2-1 * 0.110 011Bx2= -27/1024= -0.0000011011B = 2-5*(-0.11011B）则以上各数的浮点规格化数为：（1）[x1]浮=1，0001；0.110 011 000 0[x2]浮=1，0101；1.110 110 000 0（2）[x1]浮=1，1111；0.110 011 000 0[x2]浮=1，1011；1.001 010 000 0（3）[x1]浮=0，1111；0.110 011 000 0[x2]浮=0，1011；1.001 010 000 016．设机器数字长为16位，写出下列各种情况下它能表示的数的范围。

设机器数采用一位符号位，答案均用十进制表示。

（1）无符号数；（2）原码表示的定点小数。

（3）补码表示的定点小数。

（4）补码表示的定点整数。

（5）原码表示的定点整数。

（6）浮点数的格式为：阶码6位（含1位阶符），尾数10位（含1位数符）。

分别写出其正数和负数的表示范围。

（7）浮点数格式同（6），机器数采用补码规格化形式，分别写出其对应的正数和负数的真值范围。

解：（1）无符号整数：0 —— 216 - 1，即：0—— 65535；无符号小数：0 —— 1 - 2-16，即：0 —— 0.99998；（2）原码定点小数：-1 + 2-15——1 - 2-15，即：-0.99997 —— 0.99997（3）补码定点小数：- 1——1 - 2-15，即：-1——0.99997（4）补码定点整数：-215——215 - 1 ，即：-32768——32767（5）原码定点整数：-215 + 1——215 - 1，即：-32767——32767（6）据题意画出该浮点数格式，当阶码和尾数均采用原码，非规格化数表示时：最大负数= 1，11 111；1.000 000 001 ，即 -2-9?2-31最小负数= 0，11 111；1.111 111 111，即 -（1-2-9）?231则负数表示范围为：-（1-2-9）?231 —— -2-9?2-31最大正数= 0，11 111；0.111 111 111，即（1-2-9）?231最小正数= 1，11 111；0.000 000 001，即 2-9?2-31则正数表示范围为：2-9?2-31 ——（1-2-9）?231（7）当机器数采用补码规格化形式时，若不考虑隐藏位，则最大负数=1，00 000；1.011 111 111，即 -2-1?2-32最小负数=0，11 111；1.000 000 000，即 -1?231则负数表示范围为：-1?231 —— -2-1?2-32最大正数=0，11 111；0.111 111 111，即（1-2-9）?231最小正数=1，00 000；0.100 000 000，即 2-1?2-32则正数表示范围为：2-1?2-32 ——（1-2-9）?23117.设机器数字长为8位（包括一位符号位），对下列各机器数进行算术左移一位、两位，算术右移一位、两位，讨论结果是否正确。

计算机组成原理(第六章)

计算机组成原理(第六章)
第六章 中央处理器 (1)
• • • • 中央处理器（CPU）由运算器和控制器组成。 运算器主要用来完成各种算术和逻辑运算功能； 寄存器：用来存放中间结果、缓冲作用 控制器是全机的指挥中心，在在它的控制下，计算机总是遵循“取指令， 执行指令，取下条指令，执行下条指令…”这样周而复始地工作直到停机 为止。 控制器对指令的执行过程的控制有三种方式： – 同步控制方式
• 现代计算机系统广泛采用的方式 • 基本思想：将每个指令周期分成多个机器周期，每个机器周期中再分成 多个节拍，于是各条指令可取不同的机器周期数作为各自的指令周期。 如简单指令包含一个机器周期，复杂指令可包含多个机器周期。 • 这种方式不浪费很多时间，控制上又不十分复杂。
二、控制器的功能与组成 1、控制器的功能
WE M
RD M
RD M
ZF＝1？
IR(ADR)→PC
写入操作
读出操作
AC+MDR→AC
读出操作
AC∩MDR→AC
0→启停逻辑
第六章 中央处理器 (10)
四、时序部件
– 指令的执行过程严格按照指令操作流程图所规定的时序定时； – 时序部件用来产生必要的时序信号为机器周期和节拍信号定时； – 根据组成计算机各部件的器件特性，时序信号通常采用“电位－脉 冲”制。 – 时序部件的构成
C0～C31
译码器
Hale Waihona Puke XXXXX 控制字段源部件地址
目标部件地址
地址字段
第六章 中央处理器 (19)
(2)、微指令的地址字段 – 微程序有两种不同的顺序控制方式：断定方式和增量方式。两种方 式下地址字段的设置不同。 – 断定方式
• 微指令在CM可不顺序存放 • 外部测试条件的考虑
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

6. 4 同步测试习题及解答6. 4. 1 同步测试习题一、填空题1、控制器由于设计方法的不同可分为型、型和型控制器。

2、控制器在生成各种控制信号时，必须按照一定的进行，以使对各种操作实施时间上的控制。

3、微程序控制的计算机中的控制存储器CM是用来存放的。

4、在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。

5、微指令分为和微指令两类，可以同时执行若干个微操作，所以执行机器指令的速度比快。

二、选择题1、在CPU中跟踪指令后继地址的寄存器是。

A. 主存地址寄存器B. 程序计数器C. 指令寄存器D. 状态标志寄存器2、指令寄存器的位数取决于。

A. 存储器的容量B. 指令字长C. 机器字长D. 存储字长3、在计算机系统中，表征系统运行状态的部件是。

A. 程序计数器B. 累加寄存器C. 中断寄存器D. 程序状态字4、指令译码器是对进行译码。

A. 整条指令B. 指令的操作码字段C. 指令的地址D. 指令的操作数字段5、下列说法中是正确的。

A. 指令周期等于机器周期B. 指令周期小于机器周期C. 指令周期大于机器周期D. 指令周期是机器周期的两倍6、同步控制是。

A. 只适用于CPU控制的方式B. 由统一时序信号控制的方式C. 所有指令执行时间都相同的方式D. 没有统一时序信号控制的方式7、异步控制常用于。

A. CPU访问外围设备时B. 微程序控制器中C. CPU的内部控制中D. 主存的内部控制中8、微程序控制器中，控制部件向执行部件发出的某个控制信号称为。

A. 微程序B. 微指令C. 微操作D. 微命令9、微程序控制器中，机器指令与微指令的关系是。

A. 每一条机器指令由一条微指令来执行。

B. 一条机器指令由一段用微指令编成的微程序来解决解释执行。

C. 一段机器指令组成的程序可由一个微程序来执行。

D．每一条微指令由一条机器指令来解释执行。

10、微程序控制器中，微程序的入口地址是由形成的。

A. 机器指令的地址码字段B. 微指令的微地址码字段C. 机器指令的操作码字段D. 微指令的微操作码字段11、微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。

通常采用的一种方法是断定方式。

其基本思想是。

A. 用程序计数器PC来产生后继微指令地址B. 用微程序计数器 PC来产生后继微指令地址C. 通过微指令顺序控制字段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址D. 通过指令中指定一个专门字段来控制产生后继微指令地址三、判断题1、在冯·诺曼计算机中，指令流是由数据流驱动的。

2、执行指令时，指令在主存中的地址存放在指令寄存器中。

3、指令周期是指CPU从主存中读出一条指令的时间。

4、指令周期又称为CPU周期。

5、取指周期的操作与指令的操作码无关。

6、微指令是指控制存储器中的一个单元的内容。

7、在微程序控制器中，微指令寄存器用来存放微程序。

8、微指令的操作控制字段采用字段编码时，兼容的微命令应安排在同一段中。

四、简答题1、在控制中，微操作控制信号的形成与哪些信号有关？2、微程序控制和组合逻辑控制哪一种速度更快？为什么？3、什么是指令周期，机器周期（CPU 周期）和T 周期？指令的解释有哪3种控制方式？ 五、设计题1、一CPU 数据通路为双总线结构，如图6-24。

其中，图中连线有误。

注：ALU —运算器；RA —ALU 的输入寄存器；IR —指令寄存器；PC —程序计数器；R 1～R 4;程序员可用通用寄存器； MAR —存储器地址寄存器；MDR —存储器数据寄存器。

图6-24 数据通路示意图回答下列问题：（1）画出修正错误后的连线图，不能改变原有的双总线结构。

（2）如要实现直接寻址方式，如何修改？指令从取指令开始的实现过错，指令的功能为：（3）描述ADDaddr , R1（R）+（addr） addr12、某机采用微程序控制方式，微指令字长24位，采用水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个互拆类，各包含5个、8个、14个和3个微命令，外部条件共3个。

（1）控制存储器的容量应为多少？（2）设计出微指令的具体格式。

3、一个假想机的数据通路如图6-25所示，它的控制存储器容量为256个单元。

ALU 可完成算术加、减和逻辑与、或运算，ALU有标志位Z和N，微指令要完成有条件和无条件转移功能。

图6-25 假想机的数据通路计微指令格式，使之能完成上述要求的功能，表明微指令中每一位的符号及其功能。

如微指令为多个子周期？每个子周期完成什么操作？（提示：可考虑寄存器运算微指令和访问主存微指令两种类型微指令，并假定在一个微指令周期内就可以完成MDR 与主存间的数据传送。

）4、一CPU 数据通路为双总线结构，如图6-26。

IR 为指令寄存器；PC 为程序计数器（具有自增1功能），M 为主存（受R/W 信号控制），MAR 为主存地址寄存器，MDR 为主存数据寄存器，ALU 由+、一控制信号决定可完成何种操作，G 控制一个门电路，除MAR 、X 、Y 的输出端为直通线不受控之外，其余寄存器均有in 、 out 控制信号。

（1）标出各寄存器的in 、 out 控制信号。

（2）设计微指令格式，并说明各字段意义。

（3）SUR R 2, R 0 指令完成（R 0）—（R 2） R 0的功能操作，写出该指令从取指令开始的执行过程。

（4）写出取指令的各条微指令的代码。

5、某机有8条微指令I 1～I 8,每条微指令所含的微命令控制信号如表6-5所示。

试为a、b、c、d、e、f、g、h、i、j这10个微命令设计格式并安排编码。

6. 4. 2 同步测试习题解答一、填空题1、组合逻辑，存储逻辑，组合逻辑和存储逻辑组合。

2、时序。

3、微程序。

4、互斥型，垂直型，水平型，垂直型。

二、选择题1、B。

2、B。

3、D。

4、B。

5、C。

6、B。

7、A。

8、D。

9、B。

10、C。

当执行完公用的取指微程序从主存中取出机器指令之后，由机器指令的操作码字段指出各个微程序的入口地址（初始微地址）。

11、C。

三、判断题1、×。

在冯·诺依曼计算机中，数据流是由指令流来驱动的。

2、×。

在执行指令时，存放在指令寄存器中的是指令而不是指令的地址。

3、×。

指令周期是指CPU从主存中读出指令、分析取数并执行完成该指令的全部时间。

4、×。

指令周期是由若干个CPU周期组成的。

5、√。

6、√。

7、×。

在微程序控制器中，微指令寄存器用来存放取出的一条微指令。

8、×。

微指令的操作控制字段采用字段编码时，应将互斥的微命令安排在同一段内，兼容的微命令安排在不同的段内。

四、简答题1、微操作控制信号是由指令部件提供的译码信号、时序部件提供的时序信号和被控制功能部件所反馈的状态及状态及条件信号综合形成的。

2、组合逻辑控制速度更快。

因为微程序控制器使每条机器指令都转化成为一段微程序并存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生，增加了一级控制存储器，所以速度慢。

3、指令周期是指取指令，分析取数到执行指令所需的全部时间。

一个指令周期划分为若干个机器周期（CPU周期），每个机器周期完成一个基本操作。

一个机器周期中又含有若干个时钟周期（T周期），每个T周期完成一个微操作。

五、设计题1、（1）修正错误后的连线图如图6-27所示。

（2）直接寻址方式就是指令的地址码部分直接给主存地址，即IR→MAR,原图已addr有此通路。

无需修改。

的实现过程。

（3）指令ADDaddr，R1PC →MAR ; 从存储器中取指令M(MAR) →MDRMDR →IRPC +1 →PCIRaddr→MAR ; 从存储器中取加数M(MAR) →MDRMDR →RAR 1→MDR ; 从寄存器R1中取被加数ALU →MDRMDR →M ；和写回存储器2、（1）控制存储器的容量为256×24。

因为下地址字段有8位。

（2）微指令的具体格式见图6-28。

图6-28 微指令的具体格式图6-28中操作控制字段被分为4组，第一组3位（表示5个微命令），第二组4位（表示8个微命令），第一组4位（表示14个微命令），第四组2位（表示3个微命令）；判断测试条件字段3位（假设外部条件直接控制），下地址字段8位。

3、微命令包括：ALU的控制4个（+、-、与或）；R 0～R 3的in 、 out 信号8个；IR 、PC 、 C 、 D 的in 、 out 信号8个；主存的读写信号2个；MDR 的in 、 out 信号2个；MAR 、A 、B 的in 信号3个；若微指令采用直接控制法，操作控制字段就需要27位。

另有判断测试字段2位，下地址字段8位。

微指令格式图略。

寄存器运算微指令有两个子周期，取微指令子周期、执行子周期；访问主存微指令有3个子周期；取微指令子周期、访问主子周期、执行子周期。

4、（1）假设输入用字母 in 表示 ，输出用字母 o 表示。

标出各寄存器的in 、 out 控制信号后的双总线结构如图6-29所示。

（2）若微指令格式中操作控制字段采用直线控制法，则所有微命令每个一位，微指令格式图略。

（3）SUB R 2 , R 0 指令的执行过程：PC → MARM(MAR) → MDRMDR → IRR 0 → XR 0 →YX →Y → R 0(4)写出取指令的各条微指令的代码。

PC → MAR （PC 0,G ,MAR in ）M(MAR) → MDR(R)MDR → IR （MDR 0,G ,IR in ）括号中为各条微指令对应的微命令，具体代码省略。

5 、从表6-5 可以得出：b 、c 、d 、e 、f 、g 、h 、i 、j 分别两两互斥，所以微指令格式如图6-30。

图6-30 微指令操作控制字段的格式I 1～I 8 这8条微指令的编码为：I 1 11 00 00 1I 2 10 11 10 000不操作 00不操作 00不操作 0不操作 01b 01e 01h 1a 10c 10f 10i 11d 11g 11jI01 10 01 0 300 00 11 1 I410 01 10 0 I511 00 11 1 I610 00 00 1 I701 10 01 0 I8。