触发器之间的功能转换

实验四触发器及其功能转换一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表9－1为基本RS触发器的功能表。

基本RS触发器。

也可以用两个“或非门”组成，此时为高电平触发有效。

2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图4－2所示。

JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

图4－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4－2表4－2注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1 ）— 次态 φ— 不定态 JK 触发器常被用作缓冲存储器，移位寄存器和计数器。

3、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。

第4章触发器教学目标●熟悉基本触发器的组成和功能●掌握基本RS触发器、同步RS触发器、边沿D和JK触发器功能●熟练掌握各种不同逻辑功能触发器之间的相互转换数字系统中除采用逻辑门外，还常用到另一类具有记忆功能的电路--触发器，它具有存储二进制信息的功能，是组成时序逻辑电路基本储存单元。

每个触发器能够记忆一位二进制数“0”或“1”。

4.1概述触发器是一种典型的具有双稳态暂时存储功能的器件。

在各种复杂的数字电路中不但需要对二进制信号进行运算，还需要将这些信号和运算结果保存起来。

为此需要使用具有记忆功能的基本逻辑单元。

能存储1位二进制的基本单元电路称为触发器。

4.2基本RS触发器4.2.1电路组成基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。

它由两个“与非”门或者“或非”门相互耦合连接而成，如图4.1所示，有两个输入端R和S；R为复位端，当R有效时，Q变为0，故称R为置“0”端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。

（a）逻辑图（b）逻辑符号（c）逻辑符号图4.1 基本RS触发器4.2.2 功能分析触发器有两个稳定状态。

nQ 为触发器的原状态（初态），即触发信号输入前的状态；1n Q+为触发器的现态（次态），即触发信号输入后的状态。

其功能用状态表、特征方程式、逻辑符号图以及状态转换图、波形图描述。

1. 状态表如图4.1（a ）可知: Q S Qn ⋅=+1，n n Q R Q ⋅=+1从表4.1中可知：该触发器有置“0”、置“1”功能。

R 与S 均为低电平有效，可使触发器的输出状态转换为相应的0或1。

RS 触发器逻辑符号如图4.1(b)、(c)所示，图中的两个小圆圈表示输入低电平有效。

当R 、S 均为低电平时有两种情况：当R=S=0，Q = Q =1，违犯了互补关系；当RS 由00同时变为11时，则Q （Q )输出不能确定。

表4.1 状态表2. 特性方程根据表4.1画出卡诺图如图4.2所示，化简得： n n RQ S Q+=+1（4-1）1=+S R （约束条件）图4.2 卡诺图3. 状态转换图如图4.3所示，图中圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注表示状态转换的条件。

实验六触发器一、实验目的1. 学习触发器逻辑功能的测试方法。

2. 熟悉基本RS触发器的组成、工作原理和性能。

3. 熟悉集成JK触发器和D触发器的逻辑功能及触发方式。

二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。

1.基本RS触发器基本RS触发器是一种无时钟控制的低电平直接触发的触发器。

它具有置“0”、置“1”和“保持”三种功能。

通常S端为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时，状态保持。

基本RS触发器可以用两个“与非门”（如图6-1）或两个“或非门”组成。

2.JK触发器在输入信号为双端输入的情况下，JK触发器是功能完善、使用灵活和通用性较强的一Q+K Q n，J和K是数据输入端，是触发器状态更新的种触发器。

其状态方程为：Q n+1=J n依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端，通常把Q=0、Q=1的状态规定为触发器的“0”状态；而把Q=1、Q=0规定为“1”状态。

JK触发器输出状态的更新发生在CP脉冲的下降沿。

JK触发器通常被用作缓冲存储器、移位寄存器和计数器等。

3.D触发器在输入信号为单端输入的情况下，D触发器用起来比较方便。

它的状态方程为：Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，所以又称为上升沿触发的边沿触发器。

触发器的状态只取决于时钟到来前D端的状态，D触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。

4.触发器间的转换在集成触发器中，每一种触发器都有自己固定的逻辑功能。

我们可以利用转换的方法获得具有其它功能的触发器。

例如将JK触发器转换成T和Tˊ触发器，也可将JK触发器转换成D触发器。

三、实验仪器及器件1. DS1052E型示波器2. EL-ELL-Ⅳ型数字电路实验系统3. 器件：集成电路芯片74LS00 74LS112 74LS74四、实验内容及步骤1.基本RS 触发器的逻辑功能测试在实验仪上选用74LS00，按图6-1连接实验电路，即为基本RS 触发器。

触发器之间的功能转换（考过）（填空）一、转换的目的：触发器的逻辑功能和电路结构无对应关系。

同一功能的触发器可用不同结构实现；同一结构触发器可做成不同的逻辑功能。

二、触发器之间转换的方法：1、写特征方程写出已有触发器和待求触发器的特征方程。

2、变换特征方程变换待求触发器的特征方程，使之形式与已有触发器的特征方程一致。

3、比较系数根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的特征方程，求出转换逻辑。

4、画逻辑图根据转换逻辑画出逻辑图。

注意：(1)现有触发器的特征方程不能变换。

(2)关键是变换待求触发器的特性方程；(3)难点是解决已有触发器的输入端的接法.三、注意：1、触发器之间的转换方法也可适合任何两种逻辑功能触发器之间的相互转换。

2、掌握好触发器之间的转换方法，可使逻辑电路不受触发器类型的控制，能更好的应用自如的设计出更简单的逻辑功能电路。

四、举例1．D 触发器转换成JK 触发器 (1) 写特征方程D 触发器的特征方程：D Q n =+1JK 触发器的特征方程：n n 1n Q K Q J Q +=+(2) 变换特征方程变换JK 触发器的特征方程，使之形式与已有D 触发器的特征方程一致。

D Q K Q J Q =+=+nn 1n (3)比较系数，求出转换逻辑将两个触发器的特征方程进行比较，可见，使D 触发器的输入为nn n n Q K Q J Q K Q J D =+=，则D 触发器实现JK 触发器的功能。

(4)画逻辑图将D 触发器的输入信号用转换逻辑连接实现JK 触发器的功能，图所示。

J图 D 触发器转换成JK 触发器2．D 触发器转换成RS 触发器 (1) 写特征方程D 触发器的特征方程：D Q n =+1 RS 触发器的特征方程：n 1n Q R S Q +=+(2) 变换特征方程变换RS 触发器的特征方程，使之形式与已有D 触发器的特征方程一致。

n n Q R S Q +=+1（3）比较系数，求出转换逻辑将两个触发器的特征方程进行比较，可见，使D 触发器的输入为n Q R S D +==n Q R S ，则D 触发器实现RS 触发器的功能。

时序逻辑电路中不同功能触发器的相互转换方法，按功能不同可分为RS、JK、D触发器及T，、激励表、状态图及特性方程。

只要增加门电路便可以实现不同功能触发器的相互，例如要将D触发器转换为JK，转换的关键是推导出D触发器的输入端D与JK触发器的输入端J、K及状态输出端Qn，然后用门电路去实现该逻辑表达式。

具体的设计方法有公式法和图表法两。

1公式法，其依据是描述触发器功能的特性方程，设计的过程主要是比较，从而直接推导出源触发器的输入端与目标触发器的输入端及。

以JK触发器转换为D，JK触发器的特性方程为0n+1=JQn+KQn … (1)；D触发器的特性方程为Qn+1=D ·· (2)若要分别导出源触发器输入端J、K与目标触发器的输入端D及状态Qn，则可将(2)式化为Qn+1=DQn+DQn … (3)然后比较(1)、(3)两式可推出J=D，K=D故将JK触发器转变为D触发器，如图1。

其虚框内便形成了D。

反过来将D触发器转换为JK，则直接比较(2)、(1)，写出D与J、K及Qn的关系为D=JQn+KQn这时需要4，如图2。

但不是所有的转换都，如将T触发器转变为D，T触发器的特性方程为Qn+1=TQn+TQn … (4)比较(4)、(3)，从两特性方程前项来看T=D从后项来看T=D产生了矛盾，，这时可采用图表法。

2.图表法，要使用的工具是卡诺图，设计的过程是先列出要实现的目标触发，该真值表反映的是在不同的输入组合及不同的现态下，目标触发器次态的值，再根据使用的源触发，在上述真，最后以此表为依据推导出源触发。

以T触发器转变为D，第一步画出表1表1的前三列是目标触发器D．最后一列为依据源触发器T触发器的激励表得出的输入端T。

如第三行，当D=0，Qn=1，D触发器的次态Qn+1=0状态由1变为0则要求T触发器的输入端T为1第二步推出T与D及Qn，由表1可以直接推出T=DQn+DQn若表达式复杂的话可以使用卡诺图来化简。

实验五触发器一、实验目的1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。

.2. 熟悉各类触发器之间逻辑功能的相互转换方法。

二、实验原理触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。

触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。

图8—1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。

基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。

图8—1 图8—2JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿型JK触发器，在产品中应用较多的是下降边沿触发的边沿型JK触发器。

JK触发器的逻辑符号如图8—2所示。

它有三种不同功能的输入端，第一种是直接置位、复位输入端，用和表示。

在S=0，R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或置“0”)，当不强迫置“1”(或置“0”)时，S、R都应置高电平。

第二种是时钟脉冲输入端，用来控制触发器触发翻转(或称作状态更新)，用CP表示(在国家标准符号中称作控制输入端，用C表示)，逻辑符号中CP端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转。

第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。

JK触发器的状态方程为本实验采用74LS112型双JK 触发器，是下降边沿触发的边沿触发器，引脚排列如图8—3所示。

表8—1为其功能表。

图8—3 图8—4D 触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。

D 触发器的逻辑符号如图8—4所示。

D 触发器是在CP 脉冲上升沿触发翻转，触发器的状态取决于CP 脉冲到来之前D 端的状态，状态方程为Q n+1 =D注: × −− 任意态; ↓ −− 高到低电平跳变 注: ↑ −− 低到高电平跳变 Q n (Q n ) −− 现态; −− 次态 ϕ −− 不定态本实验采用74LS74型双D 触发器, 是上升边沿触发的边沿触发器, 引脚排列如图8—5所示。

触发器的转换
触发器的转换就是通过一种触发器加上必要的逻辑电路实现另外一种触发器的功能。

触发器是时序逻辑电路的基本构成单元，按功能不同可分为 RS 触发器、 JK 触发器、 D 触发器及 T 触发器四种，其功能的描述可以使用功能真值表、激励表、状态图及特性方程。

只要增加门电路便可以实现不同功能触发器的相互转换，例如要将 D 触发器转换为 JK 触发器，转换的关键是推导出 D 触发器的输入端 D 与 JK 触发器的输入端 J 、 K 及状态输出端 Qn 的逻辑表达式，然后用门电路去实现该逻辑表达式。

具体的设计方法有公式法和图表法两种。

·公式法
公式法是不同触发器进行转换最简单与最直接的方法，其依据是描述触发器功能的特性方程，设计的过程主要是比较所使用的源触发器与要实现的目标触发器的特性方程，从而直接推导出源触发器的输入端与目标触发器的输入端及状态之间的逻辑关系。

·图表法
图表法的依据是描述触发器功能的真值表与激励表，要使用的工具是卡诺图，设计的过程是先列出要实现的目标触发器的功能真值表，该真值表反映的是在不同的输入组合及不同的现态下，目标触发器次态
的值，再根据使用的源触发器的激励表，在上述真值表中列出每一行不同状态的转变对应源触发器输入端的值，最后以此表为依据推导出源触发器的输入端与目标触发器的输入端及状态之间的逻辑关系。

实验四触发器的应用和功能转换应用1.简述R—S、D、J—K触发器的工作原理，并写出它们的逻辑表达式。

R-S:当RD =0，SD=1时，不论触发器的初始状态如何，Q̅一定为1, Q端为0。

称触发器为0状态，RD为置0端。

当RD =1，SD=0时，不论触发器的初始状态如何，Q一定为1,Q̅为0。

称触发器为1状态，SD置1端。

当RD =1，SD =1时，Q及Q̅状态保持原状态不变。

当RD =0，SD =0时，不论触发器的初始状态如何，Q=Q̅=1，在应用时不允许RD和SD同时为0。

Q n+1=S+RQ nD：当SD=1且RD=0时，不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当SD=0且RD=1，Q=1，Q非=0，触发器置1；Q n+1=DJ-K：当JD =0，KD=1时，称触发器为0状态，KD为置0端。

当JD =1，KD=0时，称触发器为1状态，JD置1端。

当JD =1，KD =1时，Q及Q̅状态翻转。

当JD =0，KD =0时，Q及Q̅状态保持原状态不变。

Q n+1=JQ n+KQ n2.画出由d触发器转换JK触发器的电路图。

一、实验目的1、熟悉并掌握R—S、D、J—K触发器的工作原理和功能测试方法2、学会正确使用触发器集成芯片3、触发器功能转换设计二、实验内容及步骤1、基本R—S触发器功能测试表4.1̅̅̅̅Q Q̅逻辑功能Sd̅̅̅̅Rd0 1 1 0 置1，置位1 1 0 1 保持1 0 0 1 置0，复位1 1 0 1 保持(1) 说明各种输入状态下，触发器执行的什么功能？当Sd=0, Rd=1,触发器置1。

当Sd=1, Rd=1,触发器保持。

当Sd=1, Rd=0,触发器置0。

(2) Sd端接低电平，Rd端加负向单脉冲。

(3) Sd端接高电平，Rd端加负向单脉冲。

(4)令Rd=Sd，在Sd端加负向单脉冲5—6次。

观察并记录(2)、（3）、（4）三种情况下Q、Q端的状态和Rd、Sd输入的关系，正确理解“不定状态”的含义。

施密特触发器⼆极管的作⽤⼀、施密特触发器简介施密特触发器是⼀种特殊的电⼦元件，它具有将模拟信号转换为数字信号的功能。

施密特触发器通常由两个或更多个晶体管、电阻器和电容器的组合⽽成，具有独特的电路特性，即阈值电压。

施密特触发器的输出状态取决于输⼊信号的变化，当输⼊信号超过阈值电压时，输出状态会发⽣跳变。

⼆、施密特触发器⼆极管的作⽤施密特触发器⼆极管是⼀种常⽤的半导体电⼦元件，它在各种电⼦设备和电路中发挥着重要的作⽤。

下⾯介绍施密特触发器⼆极管的主要作⽤。

1.信号整形施密特触发器⼆极管在信号整形⽅⾯具有显著作⽤。

由于其独特的电路特性，施密特触发器⼆极管能够将输⼊的模拟信号转换成数字信号，并输出与输⼊信号变化规律相同的数字信号。

在数字电路中，施密特触发器⼆极管⼴泛应⽤于信号整形和滤波，以提⾼信号的传输质量和稳定性。

2.波形转换施密特触发器⼆极管可以将正弦波、三⻆波等模拟信号转换成矩形波等数字信号，也可以将数字信号转换成模拟信号。

这种波形转换功能使得施密特触发器⼆极管在波形测量、控制和通讯等领域具有⼴泛的应⽤。

3.电压⽐较器施密特触发器⼆极管常被⽤作电压⽐较器，⽤于⽐较两个电压值的⼤⼩。

当输⼊信号超过阈值电压时，施密特触发器⼆极管的输出状态会发⽣跳变，从⽽实现电压⽐较功能。

在各种⾃动控制系统和仪器仪表中，施密特触发器⼆极管作为电压⽐较器⼴泛应⽤于模拟信号的检测和控制。

4.脉冲产⽣与整形施密特触发器⼆极管在脉冲产⽣与整形⽅⾯也具有重要作⽤。

通过调整施密特触发器⼆极管的阈值电压和回差电压，可以产⽣不同宽度和周期的脉冲信号。

这种脉冲信号在数字电路中⼴泛应⽤于逻辑⻔电路的驱动、计数器和定时器的控制等⽅⾯。

同时，施密特触发器⼆极管还可以⽤于消除脉冲信号中的噪声和抖动，提⾼脉冲信号的传输质量和稳定性。

5.开关电路施密特触发器⼆极管在开关电路中也有着⼴泛的应⽤。

由于其输出状态可以发⽣跳变，施密特触发器⼆极管可以⽤作开关元件，控制电路的通断状态。