加减运算电路的设计及分析

可控加减法电路设计实验报告一、实验目的。

1.了解四位二进制数运算的基本原理,制定设计方案。

2.利用ISE软件进行可编程逻辑器件设计,完成逻辑仿真功能。

3.使用编译器将设计实现,下载到BASYS2实验板上进行调试和验证所设计的四位二进制数的运算。

二、实验器材。

1.Pentium—Ⅲ计算机一台；2.BASYS2 实验板一只；三、实验方案。

1.基本功能。

实现了两个四位二进制数的加减法运算,能够在输出端得出结果.2.清零功能。

利用一个微动开关，在逻辑程序中表示出当按下微动开关后两个操作数都变为零。

再调用以前的加法程序，即可实现输出结果清零。

3.用数码管显示。

编写程序，将数值转换为七段显示器显示。

将运算结果输送到数码管中。

值得注意的是四个数码管要显示不同的数字，就需要利用到人的视觉误差，做一些短暂的延时。

4.溢出显示。

本实验中，设计的是一个无符号数加减法器，因而其共有两种溢出情况一，减法时，减数大于被减数，针对这种情况可以利用比较大小进行溢出判断；二，加法时，被操作数之和大于15。

判断进位，如果进位为1则显示溢出，若反之，则不显示。

四、实验原理图。

五、实验模块说明及部分代码。

1.add1部分。

将输入的两个操作数相加并判断大小。

相加结果放在led中，进位放在carry中。

led[0]=num1[0]^num2[0];carry[0]=num1[0]&num2[0];led[1]=num1[1]^num2[1]^carry[0];carry[1]=(num1[1]&num2[1])|(carry[0]&(num1[1]^num2[1]));led[2]=num1[2]^num2[2]^carry[1];carry[2]=(num1[2]&num2[2])|(carry[1]&(num1[2]^num2[2]));led[3]=num1[3]^num2[3]^carry[2];if(add)begincarry[3]=(num1[3]&num2[3])|(carry[2]&(num1[3]^num2[3]));endif(sub)beginif(compare)carry[3]=1;elsecarry[3]=(num1[3]&num2[3])|(carry[2]&(num1[3]^num2[3]))&(~sub); 2.seg7ment。

简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。

1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。

1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。

2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。

2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。

项⽬齐全、不许涂改，不少于3000字。

图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。

（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。

摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。

⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。

但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。

经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。

在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。

本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。

8位可控加减法电路设计实验报告本文针对８位可控加减法电路设计实验，利用TM1638底板，结合TTL集成电路实现了一个可以实现８位加减法计算的电路系统，并分析设计主要原理及关键技术点，如TTL集成电路的基本原理、TM1638底板的工作原理、LED显示灯的控制原理等。

最后，结合实验结果得出结论，使实验通过率达100%，并对其作出展望，认为者该电路设计具有较强的灵活性及实用性，可以应用在其他计算机系统中，用于计算出大量的结果。

【Keywords】：TM1638底板减法电路 TTL成电路 LED【1.言】近年来，在电子工程领域，加减法电路应用越来越普遍。

它可以实现简单的运算操作，不仅可以提高计算机系统的效率，也可以减少复杂的运算步骤，从而更有效地实现加减法的计算，极大提高了计算能力。

因此，加减法电路的设计变得越来越重要。

本文旨在为８位可控加减法电路设计实验提供实验研究报告，使用TM1638底板和TTL集成电路实现８位加减法计算。

在本实验中，采用测试方法和实验技术进行实验，并分析了设计的主要原理及关键技术点。

【2.文】（1）TM1638底板.TM1638底板用来连接TTL集成电路和LED显示灯，以实现加减法电路设计。

该底板的工作原理是：将微处理器的控制信号由串行输入口输入，然后由控制电路将控制信号转变为8路控制，并将其分配到各个LED显示灯，实现控制功能。

（2）TTL集成电路.TTL集成电路是一种由TTL（Transistor-Transistor Logic）集成电路组成的封装式模块，是用于实现加减法运算的关键环节。

集成电路的基本原理是：利用集成电路中的电路元件实现复杂的加减法运算。

（3）LED显示灯.LED示灯用于显示加减法运算的结果，实现电路设计核心功能。

LED显示灯的控制原理是：利用TTL集成电路产生的控制信号，根据不同的信号类型控制LED显示灯亮灭，从而实现加减法运算的计算结果的显示。

（4）实验结果.本实验中，采用测试方法和实验技术，实现了一个８位加减法电路设计。

加减法运算器电路加减法运算器电路是一种用于进行数字加减运算的电路，通常用于数字逻辑电路或计算机系统中。

它可以接受两个输入数字，并输出它们的和或差，具有广泛的应用领域。

加减法运算器电路的设计通常包括以下几个关键部分：输入端、加法器、减法器、选择器、输出端等。

首先，输入端用于接收两个数字的输入。

这些输入数字可以是二进制数字，也可以是十进制数字经过编码转换为二进制表示。

输入端需要将输入的数字传递给加法器或减法器进行运算。

加法器是加减法运算器电路的核心部分之一。

它能够接受两个数字的输入，并将它们相加得到一个和。

加法器通常采用全加器电路进行设计，全加器能够实现三个数字的加法运算，其中两个数字是输入数字，另一个数字是进位数字。

通过级联多个全加器电路，可以实现多位数字的加法运算。

减法器是加减法运算器电路的另一个核心部分。

它能够接受两个数字的输入，并将它们相减得到一个差。

减法器通常采用全减器电路进行设计，全减器能够实现两个数字的减法运算，其中一个数字是被减数，另一个数字是减数。

通过级联多个全减器电路，可以实现多位数字的减法运算。

选择器用于选择加法器或减法器的输出结果作为最终的输出。

根据需要进行加法或减法运算，选择器可以将加法器或减法器的输出传递给输出端。

最后，输出端用于输出加法或减法运算的结果。

输出端可以是数字显示器、LED指示灯或数字信号输出接口，将计算结果显示给用户或传递给其他电路进行进一步处理。

总的来说，加减法运算器电路的设计需要充分考虑数字逻辑电路的设计原理，合理选择加法器、减法器和选择器的设计方案，确保电路能够准确、稳定地进行加减法运算。

加减法运算器电路在数字电子技术和计算机领域有着重要的应用，是数字系统中不可或缺的一部分。

1 设计任务描述1.1 设计题目：加法运算电路1.2 设计要求1.2.1 设计目的（1）学习基本理论在实践中综合运用的初步经验，掌握模拟电路设计的基本方法、设计步聚，培养综合设计与调试能力； （2）学会利用运算放大器实现加减法电路；（3）学会直流稳压电源的设计方法和性能指标测试方法； （4）培养实践技能，提高分析和解决实际问题的能力。

1.2.2 基本要求（1）利用两级运算放大器实现321o 42i i i u u u u ++=（2）设计电路所需的直流稳压电源，要求包括整流、滤波、稳压。

1.2.3 发挥部分（1）由于同相加法电路存在共模电压，将造成几个输入信号之间的互相影响，所以本次设计我选用两级运放反相输入，在第一级运用反相输入的求和电路，在第二级采用双端输入式，从而实现课设要求的输出与输入的线性关系。

（2）在线性直流电源中，将普通的电容滤波更改为两个电容与一个电阻的π型滤波电路，增加对交流分量的滤除。

（3）在线性直流电源中，将一般的稳压电路改为固定式三端集成稳压器工作。

2 设计思路本次设计的课题是加法运算电路，其“加法”的含义是实现输出与输入的线性关系。

本次设计还要求设计为运算电路提供电源的线性直流稳压电源。

首先这次设计的重点是加法运算电路，我需要设计一个电路使得其输出电压与输入电压满足表达式。

为满足这一线性关系，我选用两级放大来实现。

经过一个学期的学习，我大致了解关于集成运算放大器的工作原理，而这次设计主要是关于运放的线性应用。

首先第一级放大电路中，由于同相输入存在共模电压，会造成几个输入信号之间的互相影响。

而反相输入式放大电路中，根据虚断的概念，同相位输入端的电位为零，相当于与地等电位，即“虚地”。

这样可保证运放输入端无共模信号。

在第一级运算放大器的反相端输入施加两个电压信号，从而达到两个输入电压与第一级运放的输出电压之间的线性关系。

然后将这一输出加到第二级运放的反相端，同时在第二级运放的同相端加入第三个信号源，实现双端输入式放大电路，这种电路的的特点是输入电阻大、输出电阻小。

基于multisim的加减法运算电路设计随着科技的不断发展，电子技术在我们的日常生活中扮演着越来越重要的角色。

而在电子技术中，加减法运算电路是最基础也是最常见的一种电路。

本文将介绍基于Multisim的加减法运算电路设计。

Multisim是一款功能强大的电子电路仿真软件，它可以帮助我们在计算机上进行电路设计和仿真。

在设计加减法运算电路之前，我们首先需要了解加减法运算的原理。

加法运算是指将两个或多个数相加得到一个和的过程。

在电路中，我们可以使用全加器来实现加法运算。

全加器是一种能够将两个二进制数相加并输出和与进位的电路。

在Multisim中，我们可以使用逻辑门和触发器来构建全加器电路。

减法运算是指将一个数减去另一个数得到差的过程。

在电路中，我们可以使用加法器和补码来实现减法运算。

补码是一种用来表示负数的编码方式，它可以将减法运算转化为加法运算。

在Multisim中，我们可以使用加法器和逻辑门来构建减法器电路。

在Multisim中设计加减法运算电路的步骤如下：1. 打开Multisim软件，并创建一个新的电路设计文件。

2. 选择所需的元件，包括逻辑门、触发器和加法器等，并将它们拖放到电路设计界面上。

3. 连接各个元件，确保电路的连接正确无误。

4. 设置输入端口和输出端口，以便输入和输出数据。

5. 对电路进行仿真，检查电路的运行情况和输出结果是否符合预期。

设计加减法运算电路时，我们需要考虑以下几个方面：1. 选择适当的元件：根据加减法运算的原理，选择适当的逻辑门、触发器和加法器等元件。

2. 连接正确：确保电路中的元件连接正确无误，以保证电路的正常运行。

3. 输入输出设置：设置输入端口和输出端口，以便输入和输出数据。

4. 仿真调试：在进行仿真之前，可以先进行一些简单的调试，确保电路的运行情况和输出结果符合预期。

通过Multisim软件，我们可以方便地进行加减法运算电路的设计和仿真。

这不仅提高了电路设计的效率，还可以减少实际电路搭建的成本和风险。

加减法运算电路的课程设计一、课程设计的目的和要求目的：1.了解加减法运算电路的原理、组成和性能。

2.熟悉加减法运算器的制作和调试过程。

3.提高学生的实际操作能力和实验调试能力，培养学生的创新意识和动手实践能力。

要求：1.合理规划实验内容，注重实际操作能力和实验调试能力的培养。

2.严格遵守实验安全规范，确保实验安全。

3.要注意实验设备和器材的选择和使用，确保实验结果的准确性和可靠性。

二、课程设计内容分析1.实验器材与工具（1）基于 MAX232 芯片的调试板。

（2）示波器、数字万用表、电烙铁等工具设备。

（3）Bread board（面包板）、LED 灯、电阻、电容等元器件。

2.实验原理（1）MAX232 介绍。

MAX232 是 MAXIM 公司推出的一款 RS232 界面通讯 IC，用于将 RS232 电平转换成 TTL 电平，实现 RS232 与 TTL 电平的转换。

MAX232 由四个电容和两个 RS232/TTL 翻译器组成。

电容用于同步时钟，翻译器用于转换信号电平。

一个翻译器的输入电路连接 RS-232 端口，另一个翻译器的输入电路连接 TTL 设备。

MAX232 可以混合工作，因此，它可以用于将 RS-232 端口连接到 TTL 设备，也可以将 TTL 设备连接到 RS-232 端口。

（2）加减法运算电路介绍。

加法器和减法器都是数字电路中常见的电路。

加减法器是计算机中运算器的组成部分。

加法器实现两个二进制数的加法运算，减法器实现两个二进制数的减法运算。

加法器的电路一般都由若干个半加器或全加器级联而成。

半加器是只能处理两个一位二进制数的加法电路，全加器可以处理三个一位二进制数的加法电路。

减法器的电路有反馈减法器和补码减法器两种。

反馈减法器专门用于二进制的减法，补码减法器则可以处理加法和减法。

3.实验过程（1）加法器电路将半加器和全加器级联，构成一个 4 位的加法器电路。

在电路板上布线，使用电子设备进行连接。

加减法运算器的设计实验报告实验二加减法运算器的设计一、实验目的1、理解加减法运算器的原理图设计方法2、掌握加减法运算器的VERILOG语言描述方法3、理解超前进位算法的基本原理4、掌握基于模块的多位加减运算器的层次化设计方法5、掌握溢出检测方法和标志线的生成技术6、掌握加减运算器的宏模块设计方法二、实验任务1、用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。

模块的端口描述如下：module lab2_RippleCarry 宽度可定制（默认为4位）的行波进位有符号数的加减法器。

#(parameter WIDTH=4)( input signed [WIDTH-1:0] dataa,input signed [WIDTH-1:0] datab,input add_sub, // if this is 1, add; else subtractinput clk,input cclr,input carry_in, //1 表示有进位或借位output overflow,output carry_out,output reg [WIDTH-1:0] result)2、修改上述运算器的进位算法，设计超前进位无符号加法算法器并封装成模块。

模块的端口描述如下：module lab2_LookaheadCarry // 4位超前进位无符号加法器(input [3:0] a,input [3:0] b,input c0, //carry_ininput clk,input cclr,output reg carry_out,output reg [3:0]sum);3、在上述超前进位加法运算器的基础上，用基于模块的层次化设计方法，完成一个32位的加法运算器，组内超前进位，组间行波进位。

4、用宏模块的方法实现一个32位加减运算器。

三、实验内容1、用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。