ZYNQ的启动原理和配置

Zynq-7000AP SOC器件有效利用了片上CPU来帮忙配置。

在没有外部JTAG的情况下，处理系统（PS）与可编程逻辑（PL）都必须依靠PS来完成芯片的初始化配置。

ZYNQ的两种启动模式：从BootROM主动启动，从JTAG被动启动。

ZYNQ的启动配置分多级进行的。

配置至少需要两步，但通常按如下三个阶段进行：阶段0：该阶段简称为BootROM，控制着整个芯片的初始化过程。

放在BootROM中的代码是固化的，不可修改的，处理器核在上电或者热启动时自动执行这部分代码。

阶段1：该阶段的启动加载器（FSBL）也可以由用户代码控制。

阶段2：这阶段通常可以是用户的PS端的设计代码，当然也可以是第二阶段的启动加载器（SSBL），这个阶段可以完全由用户控制，是可选的。

ZYNQ外部启动条件：1、电源要求：在阶段0 BootROM状态时，PS与PL的电源要求如表所示：在阶段1 FSBL时，PS与PL都是必须上电的，因为PL将在这个阶段进行配置，而PS将负责配置的过程。

2、时钟要求：必须满足时钟3、复位要求：主要有两个外部复位源将影响BootROM的执行。

（电源复位信号，系统复位信号）4、启动引脚设置：需要配置好引脚才能正确启动平台。

BootROM1、BootROM的作用：上电复位以后，PS端即开始进行配置。

在不使用JTAG的情况下，ARM将在片上的BootROM中开始执行代码。

BootROM中的代码对NAND、NOR、Quad-SPI、SD与PCAP的基本外设控制器进行初始化，使得ARM核可以访问、使用这些外设。

而DDR等其他外设将在阶段1或者之后进行初始化。

BootROM中的代码还负责加载阶段1的启动镜像。

PS的启动源是由外部模式引脚的高低电平来选择的，也就是指BootROM将根据外部配置引脚的设置来从不同的外部存储中加载阶段1的启动镜像，当然也支持在线性Flash 上直接运行。

需要注意的是PL的配置并不在BootROM中完成，BootROM只为配置PL做好准备。

zynq原理
Zynq是一款由Xilinx开发的可编程逻辑器件（FPGA）和ARM处理器（通常是Cortex-A9）集成在一起的系统级芯片（SoC）。

Zynq芯片结合了可编程逻辑的灵活性和ARM处理器的处理能力，使得它可以用于各种应用领域，包括通信、工业控制、嵌入式视觉等。

Zynq芯片采用了一种称为Programmable System Integration（PSI）的架构，该架构将FPGA和ARM处理器集成在一起，通过高速片内总线（AXI总线）进行通信。

Zynq芯片的主要组成部分是可编程逻辑部分和处理器系统部分。

可编程逻辑部分由Xilinx FPGA实现，可以根据用户的需求进行配置和重构。

处理器系统部分包括ARM Cortex-A9处理器、存储器控制器、高速IO接口等。

ARM Cortex-A9处理器是Zynq芯片的主处理器，它具有高性能和低功耗的特点。

它可以运行各种操作系统，如Linux和RTOS，提供强大的处理能力和丰富的软件支持。

Zynq芯片还包括一些外设接口，如以太网接口、USB接口、SD卡接口等，以便与外部设备进行通信和数据交换。

Zynq芯片的设计和开发可以使用Xilinx提供的开发工具套件，如Vivado 和SDSoC。

这些工具提供了完整的设计流程，包括硬件设计、软件开发和系统集成，使开发人员能够快速、高效地开发基于Zynq的应用系统。

XilinxZYNQ-7000平台简介平台介绍Zynq7000是赛灵思公司（Xilinx）推出的⾏业第⼀个可扩展处理平台Zynq系列。

旨在为视频监视、汽车驾驶员辅助以及⼯⼚⾃动化等⾼端嵌⼊式应⽤提供所需的处理与计算性能⽔平。

在2010年4⽉硅⾕举⾏的嵌⼊式系统⼤会上，赛灵思发布了可扩展处理平台的架构详情，这款基于⽆处不在的ARM处理器的SoC可满⾜复杂嵌⼊式系统的⾼性能、低功耗和多核处理能⼒要求。

赛灵思可扩展处理平台芯⽚硬件的核⼼本质就是将通⽤基础双ARMCortex-A9MPCore 处理器系统作为“主系统”，结合低功耗28nm⼯艺技术，以实现⾼度的灵活性、强⼤的配置功能和⾼性能。

由于该新型器件的可编程逻辑部分基于赛灵思28nm7系列FPGA，因此该系列产品的名称中添加了“7000”，以保持与7系列FPGA的⼀致性，同时也⽅便⽇后本系列新产品的命名。

Zynq-7000系列的可编程逻辑完全基于赛灵思7系列FPGA架构来设计，可确保28nm系列器件的IP核、⼯具和性能100%兼容。

最⼩型的Zynq-7000、Zynq-7010和Zynq-7020均基于专门针对低成本和低功耗优化的Artix-7系列；较⼤型的Zynq-7030和Zynq-7040器件基于包括4⾄12个10.3Gbps收发器通道，可⽀持⾼速⽚外连接的中端Kintex-7系列。

所有四款产品均采⽤基于2个12位1MspsADC（模数转换器）模块的新型模拟混合信号模块。

Zynq®-7000 SoC 系列集成 ARM® 处理器的软件可编程性与 FPGA 的硬件可编程性，不仅可实现重要分析与硬件加速，同时还在单个器件上⾼度集成 CPU、DSP、ASSP 以及混合信号功能。

Zynq-7000 系列包括单核 Zynq-7000S 器件和双核 Zynq-7000 器件，是单位功耗性价⽐最⾼的全⾯可扩展的 SoC 平台，可充分满⾜您的独特应⽤需求。

ZYNQMPSoc的启动过程ZYNQ启动是由ARM引导FPGA，以及用户程序的加载。

预配置阶段Pre-configuration stage1. 通过上电复位（POR），将PMU（平台管理单元/Platform Management Unit）从复位状态唤醒，提供如下操作：o复位低压域LPD寄存器o复位全电源域FPD寄存器o复位PMU的RAMo复位PMU处理器的TLB内存o检查LPD、AUX、专用IO等区域电压o复位CSU、LPD、FPD的内存区2.执行PMU ROM中的预启动代码，以执行复位操作（包括配置安全单元CSU）复位），该阶段结束的标志是CSU复位的释放。

预启动代码进行的初始化操作：•初始化PS Sysmon单元和启动所需要的PLL•清除PMU RAM 和 CSU RAM区域•验证PLL锁•利用PS Sysmon验证LPD、AUX、I/O的范围•清除低压域（LPD）和全电源域（FPD）配置阶段Configuration stageCSU复位后，初始化OC-RAM，将FBSL加载到OC-RAM（on-chip RAM），CSU加载PMU用户固件（PMU FW：firmware）到PMU RAM，若没有则不加载。

在ZYNQ上运行程序的时候，Boot Rom直接固化在硬件中，开发者无法修改。

FSBL（first stage boot loader）是第一阶段的加载程序，经过这个阶段，后面系统才能够运行裸奔程序或者是引导操作系统的u-boot。

用户可以选择用cortex-a53制作启动的FSBL文件，也可以选择用cortex-r5来制作启动的FSBL文件。

处理器开始执行FSBL代码。

FSBL（first-stage boot loader）的作用如下： 1.初始化PS端配置，如：MIO、PLL、DDR、QSPI、SD等。

2.加载PL端程序，即：加载bitstream 3.搬运用户程序到DDR，并跳转执行。