数电作业二

《数字电子技术》试卷填空(每空1分，共2 5分)1、(10110)2=( )10=( )16(28)10=( )2=( )16(56) 10= ( ) 8421BCD2、最基本的门电路是：_____ 、____ 、______ o3、有N个变量组成的最小项有______ 个。

4、基本RS触发器的特征方程为________ -约束条件是__.5、若存储器的容量是256MRAM,该RAM有_______存储单元，有_____ 字，字长____ 位，地址线________ 根o6、用N位移位寄存器构成的扭环形计数器的模是_________ .7、若令JK触发器的J=K=T则构成的触发器为 _______.&如图所示，丫= ______________ o9、如图所示逻辑电路的输出丫= ______________10、已知丫二AB BC ACD，则丫= _____________________________________------ ---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- O11、组合逻辑电路的特点是 _________ 、___________ 与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______ ;还与电路_____________________ 有关。

化简(每小题5分，共20分)1、公式法化简(1)Y= ABC ABC BC BC A(2) Y 二ABC A B C2、用卡诺图法化简下列逻辑函数(1) Y = BCD BC AC D ABD(2) Y m(134,9,11,12,14,15) ' =(5,6,7,13)三、设下列各触发器初始状态为0,试画出在CP作用下触发器的输出波形(10 分)fl 0四、用74LS161四位二进制计数器实现十进制计数器（15分）P Q AQ B Q C Q D C T 74LS161 LDCPA B C D CrQ A 、Q B 、Q C 、Q D :数据输出端; A 、B 、C 、D :数据输入端；P 、T :计数选通端； G :异步复位端； CP ：时钟控制输入端；L D :同步并置数控制端；C :位输出端；五、某汽车驾驶员培训班结业考试，有三名评判员，其中 A 为主评判员, 评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。

数电第二次大作业--2.5分频电路的设计班级：001111姓名：江新远 00111116时间：2013年6月16日一、设计要求利用所学数字电路知识设计2.5分频电路。

二、设计思路本次数电实验共采用两种设计方案，各方案具体实现思想如下：方案一：首先进行模3的计数，在计数到2时，将输出时钟赋为'1'，而当回到计数0时，又赋为0，这样，当计数值为2时，输出时钟才为1，因此，只要保持计数值2为半个输入时钟周期，即可实现2.5分频时钟。

因此，保持2为半个时钟周期即是该设计的关键。

从中可以发现，因为计数器是通过时钟上升沿计数，故可在计数为2时对计数触发时钟进行翻转，那么，时钟的下降沿就变成了上升沿。

即在计数值为2期间的时钟下降沿变成了上升沿，也就是说，计数值2只保持了半个时钟周期。

由于时钟翻转下降沿变成上升沿，因此，计数值变为0。

所以，每产生一个2.5分频时钟的周期，触发时钟都要翻转一次。

方案二：将2.5分频电路分解为两个五分频电路，其中一个为上升沿触发，另外一个为下降沿触发，两个电路之间存在2.5个时钟脉冲的间隔，将这两个5分频电路的输出用或门进行或运算，即可得出所需2.5分频电路。

三、电路设计过程方案一：1. 实验原理图如下。

电路是一个分频系数为2.5的分频器电路，该电路是用VHDL 来设计半整数分频器的。

它由模3计数器、异或门和D 触发器组成。

2. 其中模3计数器部分可以用74LS161实现，也可以用VHDL 直接编写，本次设计采用VHDL 语言编写模3计数器。

下面是模3计数器的VHDL 源代码library ieee;use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity dec is port( fin:in std_logic; fout:buffer std_logic); end dec;architecture fpq of dec is signal clk,div2:std_logic;signal count:std_logic_vector(3 downto 0);signal preset:std_logic_vector(3 downto 0):="0011"; begin clk<=fin xor div2; p1:process(clk) begin if clk'event and clk='1'then if(count="0000")then count<=preset-1; fout<='1';异或门带预置数功能的模N 减法计数器2分频计数器elsecount<=count-1;fout<='0';end if;end if;end process p1;p2:process(fout)beginif(fout'event and fout='1')thendiv2<=not div2;end if;end process p2;end fpq;生产元件符号：3. 电路设计图如下4. 仿真结果：方案二：1. 计数器使用74LS161设计实现，采用Oc 置数法（使用后5个状态）来实现计数器，即计到15（1111）状态时产生进位信号，利用进位信号使计数器返回初态11（1011）。

第2次作业一、单项选择题（本大题共40分，共20小题，每小题2分）1.4LS138译码器有（）,74LS148编码器有（）。

A.三个输入端，三个输出端B.八个输入端，八个输出端C.三个输入端，八个输出端D.八个输入端，三个输出端2.接通电源电压就能输岀矩形脉冲的电路是（）。

A.单稳态触发器B.施密特触发器C. D触发器D.多谐振荡器3.如图所示的电路，输出F的状态是（）。

A. AB. FC. 1D.04.函数F（A, B, C）二AB+BC+AC的最小项表达式为（）。

A.F（A, B, C） = Lm （0, 2, 4）B.（A, B, C） = Sm （3, 5, 6, 7）C.F（A, B, C） = Zm （0, 2, 3, 4）D.F（A,B,C）二工m （2, 4, 6, 7）5.在下列逻辑电路屮，不是组合逻辑电路的是（）。

A.译码器B.编码器C.全加器D.寄存器6.N个触发器可以构成最大计数长度（进制数）为（）的计数器。

A. N B. 2N C. N2D. 2、7.0八（：输出范围为0〜1（^,当输入数字量为0110 （4位DAC）,其输岀为（）。

A.IVB.2VC.3VD.4V&十六路数据选择器的地址输入（选择控制）端有（）个。

A.16B. 2C. 4D.89.电路和波形如下图，正确输出的波形是（）。

A.①B・②C・③D・④10.对于钟控RS触发器，若要求其输出“0 “状态不变，则输入的RS信号应为（）o A. RS=X0 B. RS=0X C. RS=X1 D. RS=1X11・已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是（）Og—J"! JA.与门B.与非门C.或非门D.异或门12.为了把串行输入的数据转换为并行输出的数据，可以使用（）。

A.寄存器B.移位寄存器C.计数器D.存储器13.存储8位二进制信息要（）个触发器。

A. 2B. 3C・4D. 8 _14.欲使JK触发器按= Q n工作，可使JK触发器的输入端（J=K=1 B. J=0, K=1 C. J=0, K=0 D. J=l, K=015.在图1所示电路中，使Y二A一的电路是（）。

《数字电子技术》作业（二）参考答案本课程作业由两部分组成。

第一部分为“填空题”，由9个选择题组成，每题1分，共9分。

第二部分为“分析题”，由简答题和论述题组成，共21分。

作业总分30分，将作为平时成绩记入课程总成绩。

一、填空题（每题1分，共9分）1、饱和，截止时间，幅值27，1BA，0BCD，8421BCD加法，减法同步，异步1024，4，8与阵列，或阵列与，或，非二、分析题（共21分）1、（5分）解：CF++AB+C+(=)++=BACBAAABBACAB+F==ABABCB2、（5分）解：八选一数据选择器的出入关系为：21021202001121031010242052162107Y A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A D =+++++++需实现的逻函表达式为：C B A C B A AC Z ++= 若令210,,,,iA A AB ACD D Y Z =====，则比较以上两表达式易知：125703461,0D D D D D D D D ========。

据此可画出逻辑电路如下：3、（5分）解：由于将进位信号经反相后作为预置数控制端（同步预置数方式）信号，且预置数为0100所以可画出状态转换图如下：可见它为模12计数器。

4、（6分）解：○1状态转换图：驱动方程：0201n J Q K ⎧=⎪⎨=⎪⎩；1210121;11n nJ J Q Q K K ⎧=⎧=⎪⎨⎨==⎪⎩⎩ 特性方程：1n n n Q JQ KQ +=+于是可得状态方程和时钟方程为：020*******210;n n nn n n n n nQ Q Q CP CP Q Q CP Q CP CP Q Q Q Q ⎧==⎧⎪⎪⎪==⎨⎨⎪⎪==⎩⎪⎩。

据此可算得状态转换图如下：时序图：由状态转换图可以看出该电路共有5个有循环状态，所以为模5计数器且可以自启动。

《数字电子技术（第二版）》课后习题参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．1 232．1 273．1 2154．1 2315．B O D H二、计算题1．2．54，85，4273．0101，1100，1 1000，11 01114．17O，37O，66 O5．110B，010 111B，001 101 110B6．0FH，36H，0AE63H7．0001 0110B，0010 1010B，1111 1100 0000B任务二学习二进制数算术运算一、计算题（给出的二进制均是无符号数）1．（1）1 0000 （2）1 0000 10012．（1）10 1010 （2）1010 11113．（1）1 0100 （2）110 00004．（1）101 （2）11二、写出下列带符号位二进制数（原码）所表示的十进制数（1）+110 （2）-15 （3）-42 （4）+127 （5）+111（6）-63 （7）+0 （8）+32 767 （9）-32 768三、问答题1．（1）答：左移，移动3位，应作乘以8运算。

（2）答：左移，移动4位，应作乘以16运算。

（3）答：右移，移动7位，应作除以128运算。

（4）答：右移，移动3位，应作除以8运算。

2．答：4位二进制无符号数的最大值是15。

3．答：8位二进制无符号数、有符号数的最大值分别是255和+127。

4．答：16位二进制有符号数的最大值是+32 767。

任务三学习二进制代码一、填空题1．二进制数2．43．8，4，2，1二、判断题1．×2．× 3．√ 4．× 5．× 6．×三、计算题1．36，55，892．［0011 0010］8421，［0101 0010 0111］8421，［0001 0011 0110 1001］8421任务四认识基本逻辑关系并测试逻辑门一、填空题1．与或非2．13．04．1 05．Y=AB6．Y=A+B7．Y=A8．Y=AB9．Y=A+B10．Y=A B=AB+AB二、选择题1．D 2．A 3．B，C 4．A，D三、判断题1．× 2．× 3．× 4．√四、问答题1．答：Y1=ABCD2．答：Y2=A+B+C+D五绘图题1．2．3．4．任务五测试TTL集成门电路1．答：TTL集成门电路电源电压范围为4.75～5.25V之间，额定电压为5V。

2.1由TTL门组成的电路如图2.1所示，已知它们的输入短路电流为I is=1.6mA，高电平输入漏电流I iH=40μA。

试问：当A=B=1时，G1的灌电流（拉，灌）为3.2mA ；A=0时，G1的拉电流（拉，灌）为120μA。

2.2图2.2中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH=3V ；输出低电平U OL= 0.3V ；输入短路电流I iS= 1.4mA ；高电平输入漏电流I iH=0.02mA ；阈值电平U T=1.5V ；开门电平U ON= 1.5V ；关门电平U OFF= 1.5V ；低电平噪声容限U NL= 1.2V ；高电平噪声容限U NH= 1.5V ；最大灌电流I OLmax= 15mA ；扇出系数N= 10 .2.3 TTL门电路输入端悬空时，应视为高电平；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 1.4V （3.6V，0V，1.4V）。

2.4 CT74、CT74H、CT74S、CT74LS四个系列的TTL集成电路，其中功耗最小的为CT74LS ；速度最快的为CT74S ；综合性能指标最好的为CT74LS 。

2.5 CMOS门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低，等）于TTL门。

2.6 集电极开路门（OC门）在使用时须在输出与电源之间接一电阻（输出与地，输出与输入，输出与电源）。

2.7 RE U3I6I.kL m axC OHm incex iH=-+≈62RE UI3ILm inC OLm axOLm ax iL=--=680Ω0.3V，结果如下表2.9输入悬空时为高电平，M=“0”，V M=0.2V ,三态门输出为高阻，M点电位由后面“与或非”门的输入状态决定，后面与门中有一输入为0，所以V M=0V。

“02.10 A=“0”时，M=“1”，门1为外接拉电流负载，流入门1的电流为：I=－0.15mAA=“1”时，M=“0”，门1为外接灌电流负载，流入门1的电流为：2.11 上图中门1的输出端断了，门2、3、4为高电平输入，此时V M =1.6V 左右。

《数字电⼦技术（第⼆版）习题册》答案数字电⼦技术（第⼆版）》习题册部分参考答案课题⼀认识数字电路任务⼀认识数制与数制转换⼀、填空题1．时间数值1 02．1 8 153．1 128 2554．75．96．16⼆、选择题1．C 2．B 3.C 4.B 5.C 6.A 7.D三、判断题1．V2. V3. X4.X5.V6.X7.V 8.V 9.X四、问答题1．答：数字电路中的信号为⾼电平或低电平两种状态，它正好与⼆进制的 1 和0 相对应，因此，采⽤⼆进制更加⽅便和实⽤。

2．答：⼗六进制具有数据读写⽅便，与⼆进制相互转换简单，较直观地表⽰位状态等优点。

五、计算题1. (1）7 （2）15 （3）31 （4）2132. (1）[1010]2 （2）[1 0000]23）[100 0000 0000]2 （4）[100 0000 0110]23. (1）[650]8 （4）[3153]84. (1）[010 111]2 （2）[001 101 110]23）[010 000 000]2 （4）[001 110 101 101]25. (1）0FH （2）1FH3）36H （4）0AE63H6. (1）0001 0110 B （2）0010 1010 1110 B3）1011 1000 1111 1100B （4）0011 1111 1101 0101B 任务⼆学习⼆进制数算术运算⼀、填空题1.加减乘除2. 0+0=0 0+1=1 1+0=1 1+1=103.0－0=0 1－0=1 1－1=0 10－1=14.0X0=0 0X1=0 1X0=0 1X1=15.1 06.最⾼正负原码7．字节 8．半字节 9．字⼆、选择题1．C 2．B 3．C 4．B 5．B 6.B 7.C3.x4. V四、问答题1．答：将⼆进制数 001 1移位⾄ 0110，是向左移动⼀位，应做乘2运算。

2．答：将⼆进制数 1010 0000 移位⾄ 0001 0100，是向右移动三位，应做除以 8运算。

数字电路第2次作业及答案
1：[论述题]
2、逻辑函数的公式化简法的概念及其常用方法。

参考答案：1、最小项有下列性质：
（1）每一个最小项都有一组也只有一组使其值为1的对应变量取值；
（2）任意两个不同的最小项之积，值恒为0；
（3）变量全部最小项之和，值恒为1。

2、公式化简法，就是在与或表达式的基础上，利用公式和定理，消去表达式中多余的乘积项和每个乘积项中多余的因子，求出函数的最简与或式。

常用方法有并项法、吸收法、消去法、配项消项法
2：[判断题]物理量的变化在时间上或在数值上是间断的，我们把这一类物理量称为模拟量。

参考答案：错误
3：[判断题]在用数码表示不同的事物时，这些数码己没有数量大小的含义，所以将它们称为代码。

参考答案：正确
4：[判断题]二进制数的符号在数字电路中的表示方法有原码、反码和
补码。

参考答案：正确
5：[判断题]ASCII码己经由国际标准化组织（ISO）认定为国际通用的标准代码。

参考答案：正确
6：[判断题]卡诺图的主要缺点是随着变量个数的增加，图形也更简单。

参考答案：错误
7：[判断题]在八进制数中，每一位用1－8八个数码表示。

参考答案：错误
8：[判断题]基本的逻辑运算只有与、或、非三种。

参考答案：正确
9：[判断题]逻辑变量的取值可以是0，1，2。

参考答案：错误。