数电作业讲评(3)..

格式：ppt
大小：694.00 KB
文档页数：41

下载文档原格式

数电实验讲义讲解

实验一门电路逻辑功能测试及逻辑变换一、实验目的：1．掌握TTL 与非门、或非门和异或门输入与输出之间的逻辑关系。

2．熟悉TTL 中、小规模集成电路的外型、管脚和使用方法。

3. 熟悉逻辑功能的变换。

二、实验仪器及器件：1．数字电路实验箱 1台 2．二输入四与非门74LS00 1片 3. 二输入四或非门74LS28 1片 4. 二输入四异或门74LS86 1片 5．数字万用表 1块三、实验预习：1．复习各种门电路的逻辑符号、逻辑函数式、真值表。

2．查出实验所用集成电路的外引脚线排列图，熟悉其引脚线位置及各引脚线用途。

四、实验原理：1．测试门电路的逻辑功能⑴ 与非门的逻辑功能：有0出1，全1出0。

与非门的逻辑函数式：Y=AB74LS00为二输入四与非门, 即在一块集成块内含有四个互相独立的与非门,每个与非门有2个输入端。

如下图所示。

⑵ 或非门的逻辑功能：有1出0，全0出1。

或非门的逻辑函数式：Y=A+B74LS28为二输入四或非门, 即在一块集成块内含有四个互相独立的或非门,每个或非门有2个输入端。

Vcc 4B 4A 4Y 3B 3A 3Y1A1B1Y2A2B2YGND00 四2输入与非门V DDA4B4Y4Y3B3A3A1B1Y1Y2B2A2V SS4001 四2入或非门⑶异或门的逻辑功能：相同出0，相反出1。

异或门的逻辑函数式：Y=A⊕B=AB+AB74LS86为二输入四异或门，即在一块集成块内含有四个互相独立的异或门,每个异或门有2个输入端。

如图（c）所示。

2．门电路的逻辑变换：就是用与非门等组成其它门电路。

方法：先对其它门电路的函数式用摩根定理等公式变换成与非式，再画出相应逻辑图，然后用与非门实现之。

五、实验内容：实验前先检查实验箱电源是否正常，然后选择实验用的集成电路，按接线图连线。

特别注意V cc及地线不能接错。

线接好后经指导教师检查无误方可通电。

实验中改动接线必须先断开电源，接好线后再通电实验。

数字电路讲稿

数字电路讲稿课程的地位、作⽤与任务：本课程是计算机专业的专业基础必修课。

通过本课程的学习，使学⽣掌握数字电路逻辑设计的基础理论，掌握逻辑电路的分析和设计⽅法。

通过本课程的学习应培养学⽣分析电路的逻辑功能、设计具有特定逻辑功能的具体线路及集成电路的典型应⽤的能⼒，为学⽣今后学习相关计算机的硬件和接⼝知识打下良好的基础。

学习⽅法建议：1. 态度认真：及时预习、复习，认真听课记笔记、课后独⽴完成作业。

2. 理解和掌握基本概念、⼯作原理。

3. 灵活运⽤，重视实践环节。

4. 善于思考，提问5. 本课程考核⽅式及成绩评定：考核⽅式：闭卷考试成绩评定：平时成绩:实验成绩:期末考试成绩=1:2:7引⾔电⼦电路中的信号分为两⼤类：模拟信号和数字信号。

1.模拟信号：指在时间上和数值上都是连续的信号，如⾳频电压信号等。

⼯作在模拟信号下的电⼦电路称为模拟电路。

2.数字信号：指在时间上和数值上都是离散的信号，如各种脉冲信号等。

⼯作在数字信号下的电⼦电路称为数字电路（本书所要讨论的内容）。

数字电路的特点：1. 数字信号是⾮连续变化的，通常只有两种状态（⽤―0‖和―1‖表⽰）。

例: 代⼊定理证明德?摩根定理也适⽤于多变量的情况。

2.3. 数字电路的基本单元⽐较简单，容易集成。

4. 数字电路不仅可对信号进⾏算术运算，还能进⾏逻辑推演和逻辑判断。

这就使它在数字计算机、数字控制、数字通讯等领域应⽤⼴泛。

5. 数字电路主要研究电路输⼊输出之间的逻辑关系，也称为逻辑电路，它的分析⽅法与模拟电路不同，采⽤逻辑代数、真值表等。

第⼀章数制和编码教学要求：掌握进位计数制的概念及各种进制之间的转换，掌握真值与机器数的概念及其关系，掌握带符号⼆进制数的原码、反码和补码表⽰、运算及相互转换，了解机器数的加、减运算，掌握⼗进制数的补数。

了解定点数和浮点数的基本概念。

掌握⼗进制数的⼆进制编码。

§1.1 数制按进位的原则进⾏计数，称为进位计数制。

数电前三章习题讲解.ppt11111

+10V
VO T
β=30
-10V
2) 当输入端接有 VI 时，利用戴维宁定理将接到三极管基极，发射极的外电路简化为等效电路 RB 串联的单回路，如图所示，
其中： V
RB
BO
V 10 VI I *5 20 5
RB
20*5 4K 20 5
VBO
VBO VI
在ABC分别为001、011、110、111时,F=1，所以F=1的状态共有4个。
第2章逻辑门电路
要点回顾： 1TTL非门电路的工作原理 2TTL非门电路的特性（输入输出特性，扇出系数等） 3TTL与非门，或非门，与或非门,OC门，三态门的原理和特性 4CMOS反相器的工作原理，CMOS与非或非门的电路结构
逻辑函数：
（1） L1 Y1 Y2 （3） L3 Y1 Y2 解：最大项和最小项的关系：相同编号的最大项和最小项互补，即： i mi M
Y1 M (0,2,4,6)
m(0,2,4,6)
Y2 M (1,3,5,7) m(1,3,5,7)
L1 Y1 Y2 Y1 Y2 Y1 Y2 1
（1） ABC ABC ABC AB AC 证明：左式 ABC ABC ABC
(ABC ABC) (ABC A BC) AB(C C) AC(B B) AB AC 右式
3.5 已知Y1=
M (0,2,4,6)，Y2=
M (1,3,5,7)，试求下列
14 2 11 6
13
3 8
1 10 5
12
9 7 图P2.23 4
（2）三输入端或非门：电路图如下图所示，其中3， 6，10为或非门输入端，12为输出端。

数电作业讲评(2)

根据题意决定该电路所需的状态数： S0— 初始状态，无钱投入； S1— 投入五角后的状态； S2— 投入一元（或 2个五角）后的状态；投入一元五角以后的状态返回S0，同时给出专用商品 Y=1，不找钱Z=0；投入二元硬币后，给出专用商品的同时，找回五角钱，即Y=1，Z=1；
进行状态编码，将S0用00、S1用01、S2用10代码表示后的状态转换图如下：
列出选用D触发器实现时的状态转换表为：
卡诺图化简后得到的四个逻辑函数
D1 AQ1 Q0 BQ0 ABQ1
D0 BQ1 Q0 ABQ0
Y1 AQ0 AQ 1 BQ 1
Z AQ1
题3.5.13 由负边沿JK触发器组成的电路及CP、 A的波形如图题所示
,
RD
SD
RD
SD
S DA R DB R DC Q A Q B QC Q A Q B Q C
题3.5.26 TTL逻辑电路组成的同步时序电路如图题所 1. 试分析图中虚线框内电路，画出Q1、Q2、Q3波形，并说明虚线框内电路的逻辑功能。 2. 若把电路中的Z输出和各触发器的置零端 CR 连接在一起，试说明当X1X2X3 为110时，整个电路的逻辑功能是什么？
.
n R Q3n Q2
解： 1．
Q
n 1 3
T3 Q (Q Q Q 1 ) Q3n
n 3 n 3 n 2
n
Q
n 1 2
Q2 Q
n
n 3
Q
n 1 1
n Q 1 Q2 Q1n
n
可见，计数器的模为5。
2．用D触发器时，为保持功能相同，则F2的现次态状态转换应该不变，从而得到D2端的输入状态要求表，从而求出D2的驱动方程

数电作业讲评(3)

题3.7.9 有两块16KB(2048*8)的ROM，试用它们构成： (1)32KB(4096*8)的ROM；（1）用二片16KB(2048*8)的ROM，加一个反相器即可实现32KB(4096*8)的ROM，连接图所示：
(2)32KB(2048*16)的ROM。
该题只要进行数据位扩展即可，连接电路如图所示：
（1）试利用反馈清零法设计一个8421BCD编码的七进制加计数器。
电路是异步清零
C r Q2Q1Q0
（2）试利用反馈置数法设计一个余3编码的七进制加计数器。
因为74LS16？是同步置数状态转换中的最小数0011应该从数据输入端加入，而最大数1001作置数控制
（3）试用一片74HC161及图题2.4.26（c）电路设计成一个能自动完成加、减循环计数的计数器。即能从000 加到111，再从111减到000循环（注，111只允许出现一次，000要求出现2次）。
题3.7.8 利用数据选择器和数据分配器的原理，将二只64*8容量的ROM分别变换成一只512*1字
位和一只256*2字位ROM。
变换成512×1字位时用8选1的数选择器
变换成256×2字位的系统时用双4选1的数据选
择器
题4.1.1 试分别画出图题所示各电路的电压传输特性曲线。
＊其中的(e)R1和R2应该有参数，否则当某个运放输出低电平时，不一定能断定稳压管击穿，即输出负电平要具体分析，经计算应取 R1=10K，R2=5K时，上述传输特性画的正确。而运放输出都是高电平时，两只二极管都截止，正向稳压管击穿，输出为+5V。
题3.7.3 RAM的容量为256×４字位，则：（1）该RAM有多少个存储单元? （2）该RAM每次访问几个基本存储单元? （3）该RAM有几根地址线?

数电实验讲义

数字电子技术实验讲义实验一数字电子技术实验常用仪器的使用一、实验目的：1、熟悉数字逻辑实验台的使用。

2、熟悉示波器及数字万用表的使用。

二、实验内容及步骤：1、数字逻辑实验台的使用。

2、数字万用表在数字电子技术实验中的使用。

3、使用示波器观察数字信号。

三、实验仪器：1、数字万用表。

2、数字逻辑实验台。

3、示波器。

4、集成块74LS04。

五、实验报告要求：根据实验回答问题：1、数字量与模拟量的区别是什么？2、画出用波形图表示的数字信号“1”和“0”。

3、数字逻辑实验台上的逻辑电平是高电平点亮还是低电平点亮？实验二基本门电路的逻辑功能测试一、实验目的：1、掌握基本门电路逻辑功能的测试方法。

2、掌握基本门电路的逻辑功能。

二、实验原理：1、与非门（1）逻辑电路图（2）逻辑表达式 B A F ∙= 2、或门（1）逻辑电路图（2）逻辑表达式B A F +=3、异或门（1）逻辑电路图（2）逻辑表达式B A F ⊕=三、实验内容及步骤：1、数字逻辑实验台的使用2、二输入端与非门74LS00的逻辑功能测试。

（1）填写真值表（a ）（2）按逻辑电路图（一）接好电路，在下列情况下，用万用表测量悬空端和输出端的电平值填入表（b ）。

（74LS00引脚排列图见附录）A B Ｆ０００１１０１１&A BF图≥1 F AB图（二）=1 F AB图（三）表（a ） b3、二输入端或门74LS32的逻辑功能测试。

（1）填写真值表（c ）（2）按逻辑电路图（二）接好电路，在下列情况下用万用表测量悬空端和输出端的电平值填入表（d ）。

（74LS32引脚排列图见附录）1、二输入端异或门74LS86的逻辑功能测试。

（1）填写真值表(e)（2）按逻辑电路图(三)接好电路，在下列情况下用万用表测量悬空端和输出端的电平值填入表（f ）。

（74LS86引脚排列图见附录）A B Ｆ电位（Ｖ）逻辑状态电位（Ｖ）逻辑状态电位（Ｖ）逻辑状态0 1 1 0 0 0 1 1 0 1 1 A B Ｆ０００１１０１１A B Ｆ电位（Ｖ）逻辑状态电位（Ｖ）逻辑状态电位（Ｖ）逻辑状态 0 0 110 00 1 1 0 1 1 A B Ｆ０００１１０１１表（b ）表(c)表(d)表(e)四、实验仪器：1、数字万用表。

[工学]作业讲评_RC电路

2020/3/7
要点说明：
➢坐标轴，横轴为时间轴，单位为ms，纵轴为电压轴，单位为V； t/ms ➢画出1-1.5个周期的波形； ➢输入波形Ui为方波信号，峰峰值为5V，频率为100Hz，直流电平为2.5V； ➢输出为Uo波形，周期为10ms；
➢0.5ms时间里，电容上充电完全。
需要标注出波形的关键参数！！
2020/3/7
西安交通大学工程训练中心
18
稳压管伏安特性测试
课堂作业说明
稳压管V-A特性测试
I/mA
U稳定=4.3V
4.5 4.0 3.5 3.0 2.5
0.5 (0.1,0)
0
0.2 0.4 0.6 0.7 U/v
U导通=0.65V
2020/3/7
西安交通大学工程训练中心
20
思考题
稳压管的参数如下：
1.5
➢出画出波1形-1.的5个峰周值期的点波！形！；
➢输入波形Ui为正弦波信号，峰峰值为 5V，频率为1kHz，直流电平为0V；
滞后的时间：t 0.1ms ； ➢输出为滞后的正弦波形。
滞后的相位为 t 2 。
T
5
2020/3/7
西安交通大学工程训练中心
13
RC电路－正弦波输入
西安交通大学工程训练中心
4
训练报告
内容：
1. 数据记录 2. 数据分析 3. 思考题 4. 意见及建议：你有任何对于教学以及试验方法的意
见及建议请写在此处
2020/3/7
西安交通大学工程训练中心
5
训练报告书写要求－数据处理要求
1、不同f 的RC不完全积分电路分析：
1) 波形图：表8-1中不同频率f下的波形各作一幅图； 2) 分析波形产生的原因； 3) 总结规律： f 越大，积分效果越。

数电答案蔡良伟(完整版)

数字电路答案第一章习题1-1（1）10108222*86*826=+=82010110262610110==21616101100001011016== （2） 2101081081*85*84*8154=++=820011001011541541101100==21661101100011011006CC == （3）10110813.1251*85*81*815.1-=++=8200100110115.115.11101.001==21621101.0011101.0010.2DD == （4）2101108131.6252*80*83*85*8203.5-=+++=82010000011101203.5203.510000011.101==2168310000011.10110000011.101083.AA == 1-2（1）285510110110110155==2162101101001011012DD == 10810555*85*845=+=（2）2834511100101011100101345==216511100101111001015EE == 2108103453*84*85*8229=++=（3）28514101.0011101.001100 5.14==21653101.00110101.0011 5.3== 0128105.145*81*84*85.1875--=++= （4）28744100111.101100111.10147.4==21627100111.10100100111.101027.AA == 101018625.398*58*78*45.47=++=-1-3（1）10810161*86*814=+=8200111016161110==21611101110EE ==（2）2108101721*87*82*8122=++=820010101111721721111010==16727101001111111010A A==（3）101281061.536*81*85*83*849.672--=+++=8200111010101161.5361.53110001.101011==21631110001.10101100110001.1010110031.ACA C == （4）21012810126.741*82*86*87*84*886.9375--=++++=82001010100110111126.74126.741010110.1111==216561010110.111101010110.111156.FF == 1-4 （1）1620010101022101010A A ==285210101010101052== 10810525*82*842=+=（2）16210110010111122101100101111B F B F ==2875451011001011111011001011115457== 321081054575*84*85*87*82863=+++=（3）1621101111000113.3.11010011.111D E D E ==28732311010011.111011010011.111323.7== 2101810323.73*82*83*87*8211.875-=+++=（4） 162000111111100001110011 3.913.9111000011.11111001C F C F ==2877362111000011.11111001111000011.111110010703.762== 210123810703.7627*80*83*87*86*82*8451.9726---=+++++=1-5（1）AC AB C B A +=+)(左式＝右式，得证。

数电实验分析总结

数电实验分析总结引言数电实验是电子信息类专业中一门重要的实验课程，通过实际操作和实验观测，帮助学生巩固和深化对数字电路原理的理论知识的理解和应用。

本文将对数电实验进行分析总结，探讨实验中遇到的问题和解决方法，以及实验结果的分析和结论。

实验一：逻辑门电路设计实验一的主要目的是通过使用逻辑门芯片，实现给定的逻辑功能。

实验中，我们需要根据所给的逻辑表达式，设计逻辑电路图，然后使用逻辑门芯片进行电路的搭建和测试。

通过实验，我们加深了对逻辑门的理解，掌握了逻辑门的合成和分解方法，并且能够通过逻辑表达式设计和实现逻辑电路。

在实验过程中，我们遇到了逻辑电路连接错误和电路网络设计问题。

通过仔细检查和调试，我们成功解决了这些问题，并最终实现了给定的逻辑功能。

实验结果表明，逻辑门芯片的使用能够大大简化电路的设计和实现过程，并提高电路的稳定性和可靠性。

实验二：触发器设计与应用实验二的主要目的是通过触发器的设计和应用，了解触发器的工作原理和性能。

实验中，我们需要使用JK触发器芯片搭建给定的状态机电路，并观察触发器在不同输入条件下的状态变化。

通过实验，我们加深了对触发器的理解，掌握了触发器的设计和应用方法，并能够通过状态转移图设计和实现状态机电路。

在实验过程中，我们遇到了触发器输入信号不稳定和触发器状态转移错误的问题。

通过仔细调试和改进，我们成功解决了这些问题，并最终实现了状态机电路的正确功能。

实验结果表明，触发器在数字电路中具有重要的作用，能够实现存储和状态转移等功能，对于数字系统的设计和实现起到关键作用。

实验三：计数器设计与应用实验三的主要目的是通过计数器的设计和应用，了解计数器的工作原理和应用场景。

实验中，我们需要使用可编程计数器芯片搭建给定的计数电路，并观察计数器在不同时钟信号下的工作状态。

通过实验，我们加深了对计数器的理解，掌握了计数器的设计和应用方法，并能够通过时序图设计和实现计数电路。

在实验过程中，我们遇到了计数器溢出和计数方向错误的问题。

数电课程设计问题答辩

数电课程设计问题答辩一、课程目标知识目标：1. 理解数字电路的基本原理，掌握常见数字电路的组成、功能及其应用；2. 学会使用数字电路设计软件进行基本电路设计与仿真；3. 掌握数字电路的测试与调试方法，能分析并解决简单的数字电路问题。

技能目标：1. 培养学生运用数字电路知识解决实际问题的能力；2. 提高学生动手操作、团队协作和沟通表达的能力；3. 培养学生运用所学知识进行创新设计的能力。

情感态度价值观目标：1. 激发学生对数字电路的兴趣，培养其探索精神；2. 培养学生严谨的科学态度，养成良好的学习习惯；3. 增强学生的自信心，培养其面对挑战、克服困难的意志品质；4. 培养学生的团队意识，使其懂得尊重他人、分享成果。

课程性质：本课程为电子技术课程的重要组成部分，以实践性、应用性为主。

学生特点：学生具备一定的电子技术基础，具有较强的动手能力和好奇心。

教学要求：结合学生特点，注重理论与实践相结合，强调学生主动参与，注重培养学生的创新能力和团队合作精神。

通过课程学习，使学生能够达到上述课程目标，为后续相关课程的学习打下坚实基础。

同时，将课程目标分解为具体的学习成果，便于后续教学设计和评估。

二、教学内容本课程教学内容主要包括以下三个方面：1. 数字电路基础知识：- 数字逻辑基础：逻辑门、逻辑函数、逻辑代数；- 常见组合逻辑电路：编码器、译码器、数据选择器、算术逻辑单元；- 常见时序逻辑电路：触发器、计数器、寄存器。

2. 数字电路设计与仿真：- 设计软件介绍：Multisim、Proteus等；- 基本电路设计与仿真：组合逻辑电路、时序逻辑电路；- 数字电路测试与调试：静态、动态测试方法，常见故障分析与排除。

3. 数字电路应用案例分析：- 实际数字电路系统分析：如抢答器、数字钟、交通灯控制器等；- 创新设计：鼓励学生进行自主设计，培养创新能力；- 团队合作：分组进行项目设计，提高团队协作能力。

教学内容安排与进度：第一周：数字逻辑基础；第二周：常见组合逻辑电路；第三周：常见时序逻辑电路；第四周：设计软件介绍与基本操作；第五周：组合逻辑电路设计与仿真；第六周：时序逻辑电路设计与仿真；第七周：数字电路测试与调试；第八周：实际数字电路系统分析及创新设计。

数电知名专家讲座

式F (。A, B,C) ABC ABC ABC m2 m4 m7 m(2, 4, 7) 或写成 F ( A, B,C) (2, 4, 7)
2）一种逻辑函数旳原则“与—或”式是唯一旳。 3）任何一种逻辑函数都可表达成为原则“与—或”式。其措施如下：代数法：① 将函数表达成为一般旳“与—或”式；
1.2 逻辑函数及其表达措施
一、逻辑函数旳表达措施
逻辑电路图:
A
1
&
≥1 Y
B
1
&
四种表达措施
逻辑代数式(逻辑表达式, 逻辑函数式)
Y=AB +
真值表将：逻辑函A数B输入变量取值旳不同组合与所
相应旳输出变量值用列表ຫໍສະໝຸດ 方式一一相应列出旳表格。N个输入变量
种2组n 合。
卡诺图
1、真值表
AY 01 10
单个逻辑变量进行“与”运算构成旳项称为“与项”，由
“与项”进行“或”运算构成旳体现式称为“与—或”体现式。
例：
F AB BC ABC C D
（2）“或—与”体现式（“和之积” Products of Sum或PS型）单个逻辑变量进行“或”运算构成旳项称为“或项”，由
“或项”进行“与”运算构成旳体现式称为“或—与”体现式。
2n 1
mi 1
⑥ n变量旳每一种最小项i0，都有n个相邻旳最小项。
当两个最小项中只有一种变量不同，且这个变量分别为同一变量旳原变量和反变量时，称这两个最小项为相邻旳最小项。
相邻旳两个最小项之和能够合并成一项并消去一种因子。
3、逻辑函数旳原则形式
(1)原则“与—或”式 1）由最小项相“或”构成旳逻辑体现式，称为原则“与—或”
F A B A B AA BB

数字电路专题知识讲座

10.2.1 集成门构成旳施密特触发器
施密特触发器旳工作特点：
• 施密特触发器属于电平触发电路，当输入信号到达某一定电压值时，输出电压会发生突变。
• 施密特触发器是一种双稳态电路，当输入信号维持不变时，输出电压不会发生变化。
• 施密特触发器有两个阈值电压。输入信号增长和降低时，电路旳阈值电压不同，电路具有如下图所示旳传播特征。
２．用TTL门构成旳施密特触发器
当vI 0时，G1截止，vO VOH , G2导通，vO VOL。随着vI的上升，使得二极管 D导通，当vI ≥ Vth时，G1转为导通，G2 转为截止，vO VOH，触发器发生一次翻转。
v'I
R2
vI R1 D
&
1
vO
G1 G2
vO
图10-2-3 两级TTL门构成旳施密特触发器
vI由最大值下降，则 vI
(VDD
vI )
R1 R1 R2
vI随vI下降而减小。
当vI下降使vI≤ VGS(th)时，电路发生翻转回到第一种稳定状
态。此时的vI值为施密特触发器的下限触发电平
VT
R1 R2 R2
VGS(th)
R1 R2
VDD，若VGS(th)
12VDD，则
VT
(1
R1 R2
)VGS(th)
只要满足vI VT，触发器就稳定在
vO 0的状态。
施密特触发器的上、下限触发电平
的差值称为回差电压 (迟滞特性)VT，
VT
VT
VT
2
R1 R2
VGS(th)
R1
vO
2 RV2 GS(th)
vI VT－ VT+

数字电路完整课件讲解

2.1.4 MOS 管的开关特性 1、 MOS管的工作原理
③ NMOS、PMOS管的符号：
NMOS加正电源，uGS>0，uDS>0 PMOS加正电源，uGS<0，uDS<0
2.1.4 MOS 管的开关特性
2、NMOS管的几个主要参数
①开启电压VT：形成导电沟道所需的最小电压uGS
VTN＝+2V，VTP＝-2V ②跨导gm：gm表明MOS管的输入电压控制电流的能力。
• 栅极电容的电荷不易泄漏掉，容易由于外界静电感应积累电荷，在栅极产生较高的电压，造成栅极氧化层击穿，损坏MOS管。
2.1.4 MOS 管的开关特性
• 在数字集成电路中，一般都在输入端加上保护电路。如图在GS间加保护二极管DZ，当静电压超过一定限度后，二极管击穿导通，使静电荷泄放保护氧化层不被击穿。
例2：与门：Y=AB 先画出与非，再非。
三、 CMOS 传输门、三态门和漏极开路门
（一）CMOS传输(TG 门 — Transmission Gate)
门1. 电路组成：
C TP
uI / uO
+VDD
uO / uI
uI / uO
C
TG
uO / uI
TN
C
VSS
2. 工作原理：
导关通断电电阻阻小大 C (几( ≥百1欧09姆))
• 输入端电压高于VDD＋uDF或低于－uDF 输入电容。时，保护二极管就会导通，TN、TP栅极电位限制在－uDF~VDD＋uDF之间。
（二）CMOS反相器的静态特
性1、输入特性：iI f (uI )
• 正常工作电压情况下，由于 MOS管输入电阻很高，iI≈0；

数电作业讲评

题3.2.9 试对题图3所示两种TTL门电路，画出它们在所示A、B、C等输入信号作用下的输出波形。
2021/8/14
1
L1 ABAB
第一个图是一个与门电路; 第二个电路是一个三态输出的异或非门电路，
L2 AB,C 0 L2 高阻态,C 1
2021/8/14
2
题3.3.2 求下列函数的对偶式和反函数式
（2） Z 2 (A ,B ,C ,D ) A C A C D D A D B C BC
用画卡诺图求比较方便，因为式子是反函数，所以卡诺言图中用填“0”，
最小项之和式：
Z 2 (A ,B ,C ,D ) A C A C D D A D B C BC
最大项之积式：
A B C D A B C D A B C D A B C D
4
题3.3.7 求出下列函数的最小项和最大项表达式
（1） Z 1 (A ,B ,C ,D ) A D B AD C A C B
根据最小项的定义，将缺少的变量配上即可。
Z 1 (A ,B ,C ,D ) A D B AD C A C B
A ( C B C ) D A ( B B ) C D A C ( D B D ) A D B A C D C B A B C D A C D B m ( 1 , 1 , 1 0 , 1 2 ) 3
Z 2 A A B C A B B C C A B A C A C B A B C B A B C Y 3 Y C 5 Y 6 Y 7
最大项之积式：
Z 1 (A ,B ,C ,D ) A D B AD C A C B
(ABCD )A (BCD )A (BCD )A (BCD ) (ABCD )A (BCD )A (BCD )A (BCD ) (ABCD )A (BCD )A (BCD )A (BCD ) (A 202B 1/8 /14CD )M 0M 1M 2M 3M 4M 5M 6M 7M 8M 9M 511 M 15

第三章、作业评讲

A0 A1
74LS153
D0 D1 D2 D3 0 C C C
S 0
3-10 分别用下面两种方法实现一位全加器的功能：（1）试用3线－8线译码器及两个门电路实现函数。
解：① 分析设计要求，列出全加器的真值表设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。
⑤ 画连线图
Ci m3 m5 m6 m7 Y3 Y5 Y6 Y7
Si
& Ci & S1 S2 S3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
CT74LS138 A0 A1 A2
Ci-1 Bi Ai
1
（2）用双四选一数据选择器（74LS153）实现函数。解：① 设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。
将F1输出与数据选择器的输出比较，只要使 S = 0 使数据选择器处于工作状态，数据选择器的地此输入A2 = A、A1=B， A0=C，D1= D2= D5= D6=1, D0= D3= D4= D7=0,则数据选择器的输出 F1就是函数Y，电路连接如图。
20
只要使 S = 0 使数据选择器处于工作状态，数据选择器的地此输入A2 = A、A1=B， A0=C，D1= D2= D5= D6=1, D0= D3= D4= D7=0,则数据选择器的输出 F1就是函数Y，电路连接如图。
Y A1A0 D0 A1A 0 D1 A1A 0 D2 A1A 0 D3
将F1输出与数据选择器的输出比较，只要取 D0 = C，D1 = C，D2 = C，D3 = C；S = 0 使数据选择器处于工作状态，数据选择器的地此输入 A1 = A、A0=B，则数据选择器的输出F1就是函数Y，电路连接如图。

数字电子技术讲解

第1章绪论1.1 概述学习目标：了解数字电路的特点、应用概况；熟悉逻辑电平、数字信号的概念；了解数字电路的优点；了解脉冲波形的主要参数。

教学重点：区分数字信号和模拟信号的区别课时分配：2学时教学过程：1.1.1数字信号和数字电路信号分为两类：模拟信号、数字信号模拟信号：指在时间上和数值上都是连续变化的信号。

如电视图像和伴音信号。

数字信号：指在时间上和数值上都是断续变化的离散信号。

如生产中自动记录零件个数的计数信号。

模拟电路：对模拟信号进行传输和处理的电路数字电路：对数字信号进行传输和处理的电路tu模拟信号图ut数字信号图1.1.2数字电路的分类（1）按集成度分类：数字电路可分为小规模（SSI ，每片数十器件）、中规模（MSI ，每片数百器件）、大规模（LSI ，每片数千器件）和超大规模（VLSI ，每片器件数目大于1万）数字集成电路。

集成电路从应用的角度又可分为通用型和专用型两大类型。

（2）按所用器件制作工艺的不同：数字电路可分为双极型（TTL 型）和单极型（MOS 型）两类。

（3）按照电路的结构和工作原理的不同：数字电路可分为组合逻辑电路和时序逻辑电路两类。

组合逻辑电路没有记忆功能，其输出信号只与当时的输入信号有关，而与电路以前的状态无关。

时序逻辑电路具有记忆功能，其输出信号不仅和当时的输入信号有关，而且与电路以前的状态有关。

数字电路的产生和发展是电子技术发展最重要的基础。

由于数字电路相对于模拟电路有一系列的优点，使它在通信、电子计算机、电视雷达、自动控制、电子测量仪器等科学领域得到广泛的应用，对现代科学、工业、农业、医学、社会和人类的文明产生着越来越深刻地影响。

1.1.3数字电路的优点和特点特点：（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。

（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态（0和1）和输出信号的状态（0和1）之间的关系。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

怎么改接？
题3.6.7 已知集成计数器74HC193的功能表
（1）若要设计一个100进制8421BCD编码的加法计数器需要几片74HC193？各片应设计成几进制计数器？（2）试用片间同步级联法设计80进制8421BCD编码的加法计数器；（3）试用片间异步级联法设计80进制8421BCD编码的加法计数器；
(1)利用反馈清零法设计一个8421BCD编码的十进制加计数器解：74HC193是异步清“零”，又因S10= Q3Q2Q1Q0=1010，所以应该用1010状态将计数器置成0000，然后再重新开始计数。所以连接电路为：
（2）利用反馈置数法设计一个余3编码的十进制加计数器。反馈置数法是异步实现的，因此将余3码的最小数 Q3Q2Q1Q0=0011从数据输入端输入，将最大数 Q3Q2Q1Q0=1100加1后作为置数控制，控制状态应该是Q3Q2Q1Q0=1101，即控置数控制逻辑关系为：
（1）试利用反馈清零法设计一个8421BCD编码的七进制加计数器。
电路是异步清零
C r Q2Q1Q0
（2）试利用反馈置数法设计一个余3编码的七进制加计数器。
因为74LS16？是同步置数状态转换中的最小数0011应该从数据输入端加入，而最大数1001作置数控制
（3）试用一片74HC161及图题2.4.26（c）电路设计成一个能自动完成加、减循环计数的计数器。即能从000 加到111，再从111减到000循环（注，111只允许出现一次，000要求出现2次）。
题3.7.4 试用256×４字位的RAM，用位扩展的方法组成一个256×8字位的RAM，请画出电路图。解：256×４字位的RAM只有4位数据线，要扩大成8 位时应采用位扩展的方法实现。
题3.7.5 C850是64×1字位容量的静态RAM，若要用它扩展成一个128×4字位容量的RAM，需要几块C850?并画出相应的电路图。
题3.7.8 利用数据选择器和数据分配器的原理，将二只64*8容量的ROM分别变换成一只512*1字
位和一只256*2字位ROM。
变换成512×1字位时用8选1的数选择器
变换成256×2字位的系统时用双4选1的数据选
择器
题4.1.1 试分别画出图题所示各电路的电压传输特性曲线。
＊其中的(e)R1和R2应该有参数，否则当某个运放输出低电平时，不一定能断定稳压管击穿，即输出负电平要具体分析，经计算应取 R1=10K，R2=5K时，上述传输特性画的正确。而运放输出都是高电平时，两只二极管都截止，正向稳压管击穿，输出为+5V。
（2）试用片间同步级联法设计36进制8421BCD编码的加）异步式36进制计数器
题3.7.2 将包含有32768个基本存储单元的存储电路连接成4096个字节的RAM，则：（1）该RAM有几根数据线? （2）该RAM有几根地址线?
解：一个基本存储单元存放有一位二进制信息，一个字节为8位二进制信息， 32768=215=212×8=212×23。所以： (1) 有8根数据线； (2) 有12根地址线，一次访问一个字节，即8 位数据。
（b）该电路是连接成减法模式，当有借位输出时，将数据输入端的数据置入计数器中，计数器又重新开始新一轮计数，状态转换图如图所示。
BO Q3 Q 2 Q1 Q 0 CPD
0000状态出现时是否就置数？虽然是异步置数方式注意 BO 还需要脉冲配合！慎用！
（c）是用“置数”法实现的减法计数。根据电路连接，当计数计到Q3Q2Q1Q0=1000时，计数器置数控制将 0111数据置入，然后开始从0111状态做减法计数，
（3）异步级联的8421BCD编码的80进制加法计数器。
一个很窄的工作脉冲沿，不是好的连接
题3.6.5 已知集成计数器74HC193的功能表和引脚图（1）利用反馈清零法设计一个8421BCD编码的十进制加计数器。（2）利用反馈置数法设计一个余3编码的十进制加计数器。（3）能否采用反馈清零法设计减法计数器？能否应用反馈置数法设计减法计数器？为什么？试设计一个8421BCD编码十进制减法计数器。
LD Q3Q2Q0
（3）对减法计数器，只能用反馈置数法实现，而不能用反馈清零法。？？？（只是针对8421BCD）因为减法是要从某一个数开始相减的，该数据只能预置入计数器中，反馈清零无法将某一数据置入。 8421BCD的十进制减法计数器将最大数Q3Q2Q1Q0=1001从数据输入端置入，控制逻辑用Q3Q2Q1Q0=1111（因为减到“0000” 后再来一个CP脉冲计数器状态先出现1111，利用该状态将 Q3Q2Q1Q0=1001置入，然后开始减法。所以控制逻辑有：
理想条件，不考虑门的延时。
当个位数等于9时，高位同步保持端等于1，允许高位在下一个时钟上升沿到来后计数一次，其它情况同位因为同步保持端等于0，即使有时钟有效沿也不计数。但是，在个位数由8变到9时，在高位CPD形成上升延，若考虑门的延迟，此时CPU 为“1”高位减法？？可能出问题同步级联时选用有同步保持控制端的芯片，如74HC163
解：（1）要二片74HC193集成计数器。图示电路是采用异步法实现的8421BCD编码的100进制加法计数。
高位很窄的脉冲，工作不可靠，是否有好的改进方式？
（2）同步式80进制加法计数器，拾位计数器连接成8 进制。个位仍然是8421BCD码的10进制加法计数器。
同步级联时一定要使用集成计数器的同步保持端
题3.7.9 有两块16KB(2048*8)的ROM，试用它们构成： (1)32KB(4096*8)的ROM；（1）用二片16KB(2048*8)的ROM，加一个反相器即可实现32KB(4096*8)的ROM，连接图所示：
(2)32KB(2048*16)的ROM。
该题只要进行数据位扩展即可，连接电路如图所示：
LD Q3Q2Q1Q0
题3.6.6 中规模集成四位二进制计数器（74HC16?）的功能表和引脚图分别如表和图题所示
（1）试利用反馈清零法设计一个8421BCD编码的七进制加计数器。（2）试利用反馈置数法设计一个余3编码的七进制加计数器。（3）试用一片74HC161及图题2.4.26（c）电路设计成一个能自动完成加、减循环计数的计数器。即能从000加到111，再从111减到000循环（注，111只允许出现一次，000要求出现2次）。
题3.7.3 RAM的容量为256×４字位，则：（1）该RAM有多少个存储单元? （2）该RAM每次访问几个基本存储单元? （3）该RAM有几根地址线?
解：一个基本存储单元存放有一位二进制信息，所以1024字位容量就有： (1) 1024个基本存储单元； (2) 由四个基本存储单元组成一个4位的存储单元，该存储器每次访问4个基本存储单元； (3) 有8根地址线。
（1）若要设计一个36进制8421BCD编码的加法计数器需要几片74HC193？各片应设计成几进制计数器？
解：（1）由于是8421BCD编码，所以应该采用个位是十进制，而拾位是3进，但是当个位在第4次10进时，只能计到0101时，下一个CP脉冲将两个计数器都清 “0”，然后重新开始新一轮计数（即二片74HC193集成电路）。
题3.6.2 图题是一个实现串行加法的电路图，被加数“11011” 及加数“10111”已分别存入两个五位被加数和加数移位寄存器中。试分析并画出在六个时钟脉冲作用下全加器输出Si端、进位触发器Q端以及和数移位寄存器中左边第一位寄存单元的输出波形（要求时间一一对应）。
0
全加和Si
0
进位触发器Q
由于74LS161只能作加法计数，要实现000→111→000加法/减循环计数时，其输出只能取自图(c)电路
题3.6.8 已知集成计数器74HC193的功能表和引脚图分别如题表3.6.3和图题3.6.3所示，（1）若要设计一个36进制8421BCD编码的加法计数器需要几片74HC193？各片应设计成几进制计数器？（2）试用片间同步级联法设计36进制8421BCD编码的加法计数器；（3）试用片间异步级联法设计36进制8421BCD编码的减法计数器；
题4.1.2 已知三个电压比较器的电压传输特性如图题（a）、（b）、（c）所示，它们的输入电压波形如图（d），试画出vO1、vO2和vO3的波形。
0
和数最左一位
0
题3.6.3 中规模集成计数器74HC193功能表和引脚图分别如图表3.6.3和图题所示，其中 CO BO 分别为进位和借位输出，试问：（1）分析图(a)(b)(c)是几进制计数器？采用什么编码方式计数。
解：（a）电路是用“反馈清除” 法将计数器连接成加法计数，当计数器的状态计到 Q3Q2Q1Q0=1000时，触发器内容清“零”，复位端恢复为高电平，计数器重新开始计数。电路是一个8进制加法计数器，采用421编码计数，其状态转换图为：
高位计数条件是 CP U , CP D Q3Q 1Q0 (低位) 1
当CP上升沿到来后，若低位Q3Q2Q1Q0=1011，此时高位的 CPD 1
由于低位是异步置数，低位Q3Q2Q1Q0=1011仅短暂出现，立即被置成0000。这意味高位的CPD仅出现短暂高电平，当下一个CP上升沿到达时，高位的CPD早已是低电平了，此时仍不能计数。因此，本电路的高位永远不可能计数。
题3.6.4 已知集成计数器74HC193构成的电路如图题所示，试问：（1）图题构成几进制计数器？
解：低位计数用置数法实现，，当计数计到 Q3Q2Q1Q0=1011时，因为是异步置数， Q3Q2Q1Q0=1011立即被置成0000，下一个CP脉冲重新开始加法计数，低位状态转换图是 0000~1010,8421编码的11进制加法计数器。