当前位置：文档之家 › DSPBuilder用户指南(中文)

DSPBuilder用户指南(中文)

  • 格式：doc
  • 大小：885.50 KB
  • 文档页数：38

下载文档原格式

  / 38

合集下载

第三章-DSP-Builder设计入门

第三章-DSP-Builder设计入门
Overview
The Programmable Solutions Company®
Devices
– Stratix® II™ – Cyclone™ II – Stratix GX – Stratix – Cyclone
Devices (continued)
– MAX® II – Mercury™ Devices – ACEX® Devices – FLEX® Devices – MAX Devices
……………………
…A…lte…ra…D…SP…B…ui…lder Fixed-Point Blockset DSP Blockset Communications Blockset SimPowerSystems Blockset Others
Matlab / Simulink Model Created with Altera DSP Builder Libraries
Design Flow with DSP Builder
(八步法)
What Is DSP Builder?
Links MATLAB/Simulink Design Environment to Quartus II Development Tool for Altera FPGAs Automatic HDL Code Generation from Simulink Model Generated by DSP Builder Libraries Generates Bit & Cycle Accurate Models for DSP Functions Automatic Generation of HDL Testbench Integrated Intellectual Property (IP) Library Support Enables Rapid Prototyping with Altera DSP Development Board Facilitates Integration of Complex DSP Functions

DSP Builder的功能和流程

DSP Builder的功能和流程

电子131 XXX XXXXXX1、说明DSP Builder 的主要功能DSP Builder 是Altera 公司提供的一种DSP 系统设计工具，是Matlab/Simulink 设计工具和QuartusII 设计工具之间的一个桥梁，把Matlab/Simulink 中的ＤＳＰ系统设计转化为ＨＤＬ文件，在QuartusII 工具中实现到具体的器件中。

产生于Matlab\DSP Builder\Quartus II 流程的DSP 模块或其他功能模块可以成为单片FPGA 电路系统中的一个组成部分，担任某个局部电路的功能；通过Matlab\DSP Builder ，可以直接为Nios II 嵌入式处理器设计各类加速器，成为Nios II 系统的一个接口设备，与整个片内嵌入式系统融为一体。

DSP Builder 是一个系统级(或算法级)设计工具，它架构在多个软件工具之上，并把系统级和RTL 级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势。

2、说明DSP Builder 的设计流程 Simulink 模型仿真综合(Quartus II,LeonardoSpectrum,Synplify)ATOM Netlist产生Quartus II HDL仿真(ModelSim)综合(Quartus II,LeonardoSpectrum,Synplify)Quartus II 生成编程文件(.pof,.sof)下载至硬件自动流程手动流程mdl转成vhdlMatlabSimulink建立模型第一步是在Matlab 的Simulink 环境中建立一个mdl 模型文件，调用Altera DSP Builder 和其它Simulink 库中的图形模块(Block)，构成设计框图(或称Simulink 设计模型)。

第二步是利用Simulink 强大的图形化仿真、分析功能，分析此设计模型的正确性，完成模型仿真。

第7章 如虎添翼――DSP Builder设计

第7章 如虎添翼――DSP Builder设计
6
在安装过程中还要选择与DSP Builder兼容的
Matlab版本。提前安装的Matlab7.1会出现在该对 话框中,如图7-3所示。如果安装的Matlab版本不 符合要求，则不会在此对话框中出现。
7
7.2.3 授权文件的安装

在使用DSP Builder之前，必须得到Altera的授权文 件。如果没有安装DSP Builder的授权文件，用户只 能用DSP Builder模块建立Simulink模型，但不能生 成硬件描述语言(HDL)文件或Tcl脚本文件。
法累加器(MAC)结构。StrSP带宽，更适合于超高性能
DSP应用。
12
7.4 幅度调制器设计
13

本节利用DSP Builder软件提供的一个幅度调 制设计实例来说明DSP Builder设计过程。 该设计实例文件在<DSP Builder安装目录 >\DesignExamples\Tutorials\GettingStartedSi nMdl文件夹中，DSP Builder安装目录默认都 是在Quartus安装目录下。
本文件，用于综合、硬件的实现以及仿真。
10
11

除了全新的具有软件和硬件开发优势的设计流程之 外，Altera DSP系统体系解决方案还引入了先进的 Stratix和Stratix Ⅱ系列FPGA开发平台。

Stratix器件是Altera第一款提供嵌入式DSP块的
FPGA，其中包括能够有效完成高性能DSP功能的乘
第7章 如虎添翼――DSP Builder设计

7.1 DSP Builder简介 7.2 DSP Builder安装 7.3 DSP Builder设计流程 7.4 幅度调制器设计

DSP Builder

DSP Builder

1.说明DSP Builder的主要功能DSP Builder在算法友好的开发环境中帮助设计人员生成DSP设计硬件表征，从而缩短了DSP设计周期。

已有的MATLAB函数和Simulink模块可以和Altera DSP Builder模块以及Altera知识产权(IP)MegaCore功能相结合，将系统级设计实现和DSP 算法开发相链接。

DSP Builder支持系统、算法和硬件设计共享一个公共开发平台。

设计人员可以使用DSP Builder模块迅速生成Simulink系统建模硬件。

DSP Builder包括比特和周期精度的Simulink模块，涵盖了算法和存储功能等基本操作。

可以使用DSP Builder模型中的MegaCore功能实现复杂功能的集成。

Altera还提供DSP Builder高级模块集，这一Simulink库实现了时序驱动的Simulink综合。

Altera MegaCore是高级参数化IP功能，例如有限冲击响应(FIR)滤波器和快速傅立叶变换(FFT)等，经过配置能够迅速方便的达到系统性能要求。

MegaCore功能支持Altera的IP评估特性，使您在购买许可之前，便可以验证功能及其时序。

Altera IP MegaStore网站上为DSP Builder和IP评估流程提供DSP IP完整介绍DSP Builder SignalCompiler模块读取由DSP Builder和MegaCore模块构建的Simulink建模文件(.mdl)，生成VHDL文件和工具命令语言(Tcl)脚本，进行综合、硬件实施和仿真。

图示为DSP Builder设计流程。

DSP Builder是一个系统级(或算法级)设计工具，它构架在多个软件工具之上，并把系统级和RTL级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势【10】。

DSP Builder依赖于Math Works公司的数学分析工具Matlab/Simulink，以Simulink的Blockset出现，可以在Simulink中进行图形化设计和仿真，同时又通过Signal Compiler可以把Matlab/Simulink的设计文件(.mdl)转成相应的硬件描述语言VHDL设计文件(.vhd),以及用于控制综合与编译的TCL脚本。

2012电信一班 录文军—DSP Builder实验

2012电信一班 录文军—DSP Builder实验
UP‐CUP FPGA2C35‐II
DSP实指导书
V 1.0 使用 QUARTUSII 9.0
数字信号处理就是以数值计算的方法对信号进行采集、变换、综合、估值与识别等加工 处理，达到提取信息和便于应用的目的。目前，数字信号处理的理论和技术已经应用到社会 生活的各个部分，对数字信号处理系统的要求也越来越高，近几年，半导体技术的快速发展 弥补了这些方面的要求。传统的数字信号处理主要利用 DSP 芯片来完成，DSP 芯片的基本结 构是通过时钟脉冲，逐条处理，虽然现代的高端 DSP 芯片具有多级流水线，但是对日益增 长的性能要求还是捉襟见肘。 不断提高的数据处理带宽使得传统 DSP 芯片不堪重负。 而 FPGA 芯片具有对数字逻辑灵活修改的特点， 可以多个处理模块并行处理， 正好适应数字信号处理 高速度、高带宽的要求，另外，还可以对系统和设备进行升级，迅速适应市场的变化。 FPGA 早在 20 世纪 80 年代便由 Xilinx 公司发明，但是在 2005 年才开始大量应用。FPGA 内部的电子电路是可变的，设计师可以把任何数字电路转载到 FPGA 中，这使得设计师可以 对芯片进行二次开发。设计师利用 VHDL 或者 Verilog HDL 设计语言完成对电路的描述。本章 要讨论的 DSP Builder 正是这样一个工具，把 Simulink 仿真模型转换成可综合的 VHDL 或者 Verilog HDL ， 装 载 到 FPGA 中 实 现 与 Simulink 仿 真 一 样 的 效 果 。 DSP Builder 则 是 MATLAB/Simulink 与 FPGA 之间的一座桥梁。 MATLAB 是 Matrix Laboratory 的简写， 是美国 MathWorks 公司出品的商业数学计算软件， MATLAB 由最初的矩阵计算到现代的工程计算、控制设计、信号处理通讯、数学建模、图像 处理、金融建模设计与分析等多方面应用。目前，MATLAB 已成为国际控制界的标准计算软 件。它分为 MATLAB 和 Simulink 两大部分。Simulink 提供一个动态系统建模、仿真和综合分 析的集成环境。在该环境中，无需大量书写程序，而只需要通过简单直观的鼠标操作，就可 构造出复杂的系统。Simulink 据有适应面广、结构和流程清晰及仿真精细、贴近实际、效率 高、灵活等优点，并基于以上优点 Simulink 已被广泛应用于控制理论和数字信号处理的复杂 仿真和设计。同时有大量的第三方软件和硬件可应用于或被要求应用于 Simulink。

[更新]6.DSPBuilder

[更新]6.DSPBuilder
电路波形：
2010-12-1
现代数字系统设计
7
第六章 基于Matlab/DSP Builder的DSP系统设计技术
1. 设计模型建立： ① 打开Matlab。 ② 建立工作库： cd f:/ mkdir /dsp_test cd /dsp_test ③ 启动Simulink：simulink ④ 建立模型文件(.mdl)：sinwave.mdl ⑤ 放置SignalCompiler组件。
功能：产生ROM表，是一维矢量数组； 总线类型：有/无符号整数，有符号小数； 数组定义：初始值:增量:终值； 设置：10位无符号、8位地址、
511*sin( [0:2*pi/(2^8):2*pi] )+512。
2010-12-1
现代数字系统设计
9
第六章 基于Matlab/DSP Builder的DSP系统设计技术 ⑧ 放置Output模块(输出)：
正弦相位： θ = 2π foutt
单位时钟相位变化：Δθ = 2π foutTclk
= 2π fout / fclk
输出频率： (N位表地址)
fout
=
Δθ 2π
fclk
Δθ = 2π
2N
=1 2N
fclk
2010-12-1
现代数字系统设计
6
第六章 基于Matlab/DSP Builder的DSP系统设计技术 电路结构：
fclk 2N
频率分辨率： Δfmin = 频率控制字计算：
fclk 2N
K=
fout 2N fclk
2010-12-1
现代数字系统设计
15
第六章 基于Matlab/DSP Builder的DSP系统设计技术 ¾DDS结构图：

【原创】DSPbuilder的安装和Matlab并行使用的安装经验

【原创】DSPbuilder的安装和Matlab并⾏使⽤的安装经验今⽇在安装DSPBuilder时遇到了⼏个⼩问题，让我⼼绪颇有感触：版本⼀定要⽤对呀！！在本⼈安装的软件版本：QII11.0+DSPB11.0+Matlab2011b+Questa10.0(Modelsim的10.0版)+Win7系统由于DSPB在安装前必须要事先安装好QII11.0+Matlab2011b+Questa10.0(或者Modelsim的其他兼容版本,本⼈采⽤的Questasim) for the different versions of DSP Builder.⾸先先把DSPB的对应版本下载好,这个很关键!然后,安装相应的软件,安装顺序:QII11.0+Questa10.0+Matlab2011b,在安装的时候,因为我⽤的是Questasim10.0,这⼀软件在安装是⾃动⽣成的环境变量很奇怪,但是没有这⼀变量不好使，现在把这⼀变量值写在这⾥：D:\questasim_10.0c\LICENSE.TXT;通常⼤家见到的破解软件都是licence.dat、但是这个很奇特，这也造成了我下⾯很不理解的⼀点，就是在安装好DSPB时，Win7系统并没有添加好环境变量，于是我按照：DSP builder安装指南（以9.1为例）所讲的，添加环境变量，但是发现MATLAB竟然把DSPB的启动环境变量⾃动设置为：D:\questasim_10.0c\LICENSE.TXT;这⼀点我⼗分不理解——不管如何，继续往下看……在matlab中输⼊：dos('lmutil lmdiag C4D5_512A')查看是否破解成功，正常的结果是出现：但是，由于在matlab中显⽰的环境变量是LM_LICENSE_FILE----D:\questasim_10.0c\LICENSE.TXT;我试着在环境变量中添加：LM_LICENSE_FILE---- D:\altera\11.0\quartus\bin\my_superlicense1.dat，但是matlab⼼眼挺直得⼀直赖着LM_LICENSE_FILE----D:\questasim_10.0c\LICENSE.TXT;不⾛，也不肯更换新添加的这个变量⽆奈之下，我就把my_superlicence1.dat中的有关与DSPB破解的内容代号给复制粘贴到D:\questasim_10.0c\LICENSE.TXT的txt的⽂档中可是，最令我想不到的事情发⽣了：Matlab2011b竟然承认了licence中有了DSPB的许可，也就是说我的DSPB的库可以在Simulink中使⽤了这让我很兴奋～但是在把 MATLAB2012a换成2011b之前，我打开Simulink去调⽤Altera DSP Blockset时，在系统初始化的时候，Matlab就会⾃动退出，⽽且没有任何报错的动静。

【转】matlab---dspbuilder（初装的人一定是最好要看）

【转】matlab---dspbuilder（初装的人一定是最好要看）【转】matlab---dsp builder(初装的人一定是最好要看)2010-05-18 16:28转载自xzp21st最终编辑496762388如果你是正准备装下面的两个软件,一定要先看完:本人的亲身经验,我花了一天半的时间才搞明白啊(先还是得装MATLAB再装DSP)我先安装了matlab 7.0,又安装dspbuilder 7.1+sp1进入matlab後显示Warning: MATLAB Toolbox Path Cache is out of date and is not being used.Type 'help toolbox_path_cache' for more infoWarning: Name is nonexistent or not a directory:e:\altera\71\quartus\dsp_builder\bin\mdllibrary.Warning: Name is nonexistent or not a directory:e:\altera\71\quartus\dsp_builder\bin\matlab.以上是我把DSP builder和MALTAB结合起来出现的一些警告,在simulink后看得到altera的库,现在已经DSP builder库导入到了MALTAB,可是一点击DSP builder库,就在MALTAB中出现了死循环(在MALTAB命令窗口中不停出现命令,最后自动关闭原因是MALTAB的版本过低了,用的是7.0的,而我的DSP是7.1的.MALTAB的版本要大于等于DSP版本啊我还有一个问题啊:不能转为VHDL,原因是我的DSP没破解:以下有个文档,肯定有同学们想知道的很多朋友安装dsp builder后，有了License文件和破解器还不知道怎么加载注册文件，供大家参考。

DspBuilder使用讲解


第9章 DDS设计
数据线位宽
相 位 字 输 入同 步 寄存器
N
频 率 字 输 入同 步 N 寄存器
clk 系统时钟
N
M
M
寄存器
相位调制器 相位累加器
正 弦 ROM 查找表
正弦信号输出 D/A
余 弦 ROM 查找表
余弦信号输出 D/A
图9-2 正交信号发生器
第9章 DDS设计
幅度调制在很多场合是需要的。我们改进基本DDS 结构，在正弦ROM表后、D/A前放置一个幅度控制模 块，一般采用乘法器来实现。如图9-3。
下面开始仿真。图9-6显示了仿真结果。
第9章 DDS设计
图9-6 仿真结果
第9章 DDS设计
9.3 FSK调制器设计
第9章 DDS设计
9.1 DDS的基本原理
我们知道，对于正弦信号发生器，它的输出可以 用下式来描述：
Sout Asint Asin(2πfoutt).
(9-1)
第9章 DDS设计
其中Sout是指该信号发生器的输出信号波形，fout指 输出信号对应的频率。上式的表述对于时间t是连续的， 为了用数字逻辑实现该表达式，必须进行离散化处理。 用基准时钟clk进行抽样，令正弦信号的相位：
“++” 选择“Pipeline” 参数“Clock Phase Selection”设为“1”
第9章 DDS设计
BusConversion2模块：(BusConversion) 库：Altera DSP Builder中Bus Manipulation库 参数“Input Bus Type”设为“signed Integer” 参数“Input [number of bits].[]”设为32 参数“Output Bus Type”设为“Signed Integer” 参数“Output [number of bits].[]”设为“10” 参数“Input Bit Connected to Output MSB”设为“31” 参数“Input Bit Connected to Output LSB”设为“22” 使用“Round”

FPGA通信设计基础_第二章Dsp_Builder 使用初步20130520


1、AltLab库--SignalCompiler模块
SignalCompiler模块为DSP Builder的核心模块， 完成如下功能： – 将Simulink模型转换为可综合的RTL VHDL； – 生成VHDL testbenches； – 生成Verilog testbenches； – 通过Quartus® II生成Verilog HDL仿真模型； – 将Simulink激励转换为VHDL testbench并生成txt格式的期望响应； – 生成Tcl 脚本用于Quartus II的编译； – 生成适用于LeonardoSpectrum、Precision RTL Synthesis、Synplify和 ModelSim®进行仿真的Tcl脚本； – 生成Quartus II仿真的波形文件； – 生成PTF配置文件，可将模型导入SOPC Builder； – 允许生成SignalTap II (.stp) 文件； – 生成Quartus II模块符号文件(.bsf) 。
2、算术库
• 算术库包括二进制补码 有符号算术模块，如乘 法器、加法器。有些模 块有Use Dedicated Circuitry这一选项，即 此类模块可以利用 Altera® tratix® II、 Stratix、Stratix GX、 Cyclone II的模块如DSP 模块来实现。
Arithmetic Library
1、AltLab库--HIL 硬件环模块
• 在Simulin平台上进行仿真有以下缺点： 1. 速度慢 2. 不能完全反映硬件特性 • 把设计完全放在Quartus上仿真，激励信号难以 获得，仿真结果难以观察。 • 理想的方法是在Simulink平台上将设计模型下载 到FPGA芯片中，利用Simulink提供的各类仿真 工具进行仿真，即Hardware IN Loop。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

6.0 用户指南1.关于特性⏹支持以下特性：把 (信号处理工具箱和滤波设计工具箱)和软件与公司的软件连接。

⏹支持以下器件系列：●®和器件●和器件●™， 20和 20器件●™器件●®1K器件● 10K®和®6000器件⏹使用开发板快速建立样机。

⏹支持®逻辑分析仪，探测来自上器件嵌入式信号分析仪和把数据转入到工作空间，以利用可视化分析。

⏹在库中支持的转入模块：●或设计授权转入●转入在工程文件中的⏹回路中的硬件模块()能够使硬件在( )中加速二次模拟。

⏹在中的包括了你能用于建立一些定制逻辑的模块，这些定制逻辑和以及其它的设计一起工作。

●低级和辅接口模块●和捆绑模块●全部模块是用户可以配置的●分离的模块可用来支持端口●将接口拖拉进设计模块中，你能建立任何的元件●根据中的仿真，你能验证接口，用生成的和文件把你的设计输出到⏹包括状态机模块。

⏹支持系统算法和执行的统一表示。

⏹自动生成或测试平台或者自动地从和测试向量中自动生成向量文件()。

⏹自动启动编译。

⏹使能用位及周期精确设计仿真。

⏹提供和软件一起使用的各种定点算法和逻辑运算。

⏹生成信号名的自动传播。

⏹使用工作空间或已标记的子系统变量，你能说明模块参数对话框中的大部分值。

一般描述在可编程逻辑器件()的数字信号处理()系统设计中，需要高级算法与硬件描述语言()开发工具。

集成了这些工具，把的和系统级设计工具的算法开发、仿真和验证能力与和设计流程(包括软件)组合在一起。

借助于你在友好的算法环境中生成的设计硬件表示，缩短了设计周期，你能把已存在的函数和模块与模块以及®函数组合在一起，把系统级设计和执行算法开发连接在一起。

在这种方法中，允许系统、算法和硬件设计人员共享一个共同的开发平台。

你能使用中的块在中建立一个模拟系统的硬件执行。

包含位和周期精确的块，这些块又包括许多基本操作，如算法或存储函数以及对关键设计特性优势的运用，如嵌入式，块或嵌入式存储器。

你能使用在模型中的函数去生成一体化函数。

除此之外，你还能在执行部分设计的过程中体验到更快的硬件模拟性能和更丰富的仪器使用环境。

信号编译器可读取模型文件()，使用和函数生成和文件及脚本，以便进行合成，硬件执行和仿真。

1.2.1具有可编程逻辑的高速可编程逻辑提供在专用数字信号处理器上的性能优点。

可编程逻辑能够被看作为元件陈列，其中每一个能够被配置为复杂处理器例行程序。

这些处理器例行程序则能够以串联连接在一起(以同样的方法，数字信号处理器能够执行他们)，或他们能够并联连接。

在并行情况下，他们提供标准数字信号处理器同时执行上百条指令操作的性能。

有益于这种改进性能的算法包括具有正向误差校正()，调制/解调和加密。

设计流程当使用时，在软件上生成的设计模型来启动。

在你已生成你的模型后，你能为综合和编译输出文件，或生成或仿真文件。

设计流程包括下列步骤：1.使用软件生成由与组合的模型。

2.使用模块分析你的设计。

3.在中，使用监视结果的模块仿真模型。

4.运行设置仿真和综合。

5.执行仿真。

支持带有脚本软件的自动化流程。

你也能使用在其他仿真工具中的手动仿真生成的或。

6.使用由模块生成的输出文件来执行综合。

对于带有脚本的，或软件，支持自动化综合流程。

作为选择的，你能使用其它的综合工具，手工综合文件。

7.在软件中编译你的设计。

8.下载到一个硬件开发板上并测试。

图形1-1展示了使用设计的系统级设计流程。

作为一个自动化设计流程，模块为在 ,或软件生成和脚本，并在软件中进行编译。

脚本使你能在和环境下自动地执行综合和编译过程。

你同样能在其他软件工具中不使用脚本综合和仿真输出文件。

另外，模块可为或仿真产生模型和一个实验平台。

参考第3-20页的“综合，编译及仿真设计流程”，可以获得更多关于使用控制设计流程的信息。

符号说明第二章获取启动（5.01用户指南）在可编程器件（）上，数字信号处理系统设计既需要高级算法，也需要硬件描述语言（）开发工具。

利用包括Ⅱ软件的和设计流程，组合算法开发模型和的和系统设计工具的验证能力，集成了这些工具。

借助于你在算法友好开发环境中生成的设计硬件表示，缩短了设计周期，你能用模块和兆核()函数联合已存在的函数和模块，用算法开发链接系统级设计和执行。

允许系统算法和硬件设计师共享一个共同的开发平台。

你能使用在的一些模块来生成在采样时间中的建模的系统硬件执行。

包含位和周期精确的模块—－它复盖基本的操作，例如：算术的或存储功能，采取了关键器件性能的优点，例如：建立，模块或嵌入存储器。

利用你的模型的兆核函数，你能集成复杂的功能。

根据执行你在上的设计，你也能体验较快速的性能和硬件二次模拟的丰富手段。

模块阅读模型文件（），文件是利用和函数建立的，以及模块为综合，硬件执行和模拟生成了和文件和(工具命令语言)脚本。

一、软件要求下面是用模块生成文件的软件要求：■ 6.5版或更高版本■ 5.0版或更高版本■Ⅱ5.0 1版或更高版本提供了运用工具命令语言()的自动设计流程、手动设计流程和Ⅱ的本机合成，自动流程也支持：■8.0版或更高版本■2004版或更高版本■2004c或更高版本■ 6.0版或更高（包括和）需要了解用户指南中提到的各种软件的信息，请参看各软件中的信息文档。

设计流程当使用建立一个设计时，你用在∕软件中生成的一个模型来开始（启动），在你已经生成了你的模型后，你能输出用于合成和Ⅱ编译的文件或生成、仿真的文件。

设计流程涉及下列步骤：1．利用∕软件生成一个联合了和模块的模型。

2．执行（寄存器级）模拟，支持软件带有脚本的自动流程，对于其它模拟工具上的手动仿真，你也能使用产生的或。

3．使用由模块生成的输出文件，执行综合。

支持Ⅱ，或带有脚本的自动化综合流程，相对的，你也能使用其它的综合工具和综合。

★你能以任意的秩序执行步骤2和3。

4．在Ⅱ软件上编译你的设计，图2－1说明了使用系统级设计的设计流程。

图2－1图2－1备注：对自动设计编程，模块为在Ⅱ上综合生成了和脚本，并且能在Ⅱ软件上编译。

脚本让你从和环境内自动地执行综合和编译。

不懂脚本时，你也能在其它软件工具上综合模拟这些输出文件。

除此之外，模块生成或模拟的模型和测试平台。

安装下面的指示描述了怎样获取和安装在你的机上。

获取：如果你有访问，你能从主页中下载，为了通过网络下载，执行以下步骤：1．在你的浏览器键入2．点击下载的链接。

3．填写注册形式，点击。

4．阅读特许文件协议，打开检验框，点击。

5．跟随下载的指令，下载可执行的安装页，把它保存到你的硬盘。

★如果你不能访问网络，你可以从当地的代理处购买软件。

二、安装：为了在运行微软4.0，2000 上安装，执行下面的步骤：★在安装之前，推荐你先安装和和Ⅱ软件。

1．如果下面的软件正在你的机上运行，请关闭它们。

●Ⅱ●●●和●●2．选择（开始菜单）3．键入＜＞\5.0.0,<>是你下载的安装文件的存储路径。

4．点击，v5.0 对话框出现，跟随着在线指示完成安装。

★你不能同时在上使用多个的版本。

★安装向导移去任何先前安装的版本，为了保留和转换旧版本，请参看12－2页上的“在我的计算机上，我能有多个版本的吗”。

在安装以后，在上执行以下的步骤：1．启动软件。

2．利用在提示符下的命令，把目录改变到已安装的目录上。

3．改变到＜已安装的路径＞\ 。

默认的安装路径是C:\\ 。

4．在提示符下键入：回车运行这个脚本。

●※对于说明路径的信息，参见P12－13页的“，，Ⅱ”路径信息。

在安装完\ 后，在软件上，通过执行下面的步骤来观看\ 库：1．启动软件。

2．点击按钮，在左下角。

3．选择，然后选，文件夹出现在窗口。

目录结构：把程序拷贝安装到图2－2所示的目录上。

图2－2. 目录结构：包括文件，包括需要在环境内可向导文件。

包含一大类使用模块的举例设计文件。

包含文件，包括用户指南，和每个模块的在线帮助文件。

包含需要使用函数的系统文件。

包含由一起提供的由函数和参数化模块函数库所使用的仿真文件。

设置特许文件：在使用之前，你必须需要来自的文件，并把它安装在你的机上。

当你需要特许文件（）文件时，给你的电子邮箱发了文件，使和脚本能编译和生成。

★在你为设置特许文件时，你必须已经安装了Ⅱ软件，且已安装在你的机上，同时已存在特许文件设置。

为了安装你的，你既能增补特许到你的文件，你也可以在Ⅱ软件上说明分离的特许文件。

把附加到你的文件上：为了安装你的特许文件，执行以下步骤：1．关闭下列软件●Ⅱ●●●和●●2．在文本编辑器打开特许文件。

该文件应该包含一个行，跨越两行。

3．在文本编辑器上打开你的Ⅱ文件。

4．从特许文件中拷贝。

并把它附加到Ⅱ特许文件中。

★不能从Ⅱ特许文件中删除任何行。

5．保存Ⅱ特许文件。

★当使用编辑器例如或时，确保在保存后没有其它多余的后缀（例如：或）2．指南2.1引言：这个指南使用了幅度调制设计举例，来证明设计流程。

幅度调制设计举例是一个调制器，它有正弦波发生器，求积乘法器和一个延时器。

在该模型中的每一个模块是可参数化的。

当你双击该模型里模块时，对话框显示出来，在对话框中，你能键入该模块的参数。

点击这些对话框中的按钮，观察指定模块中的在线帮助。

在这个指南中的说明假定：■你正使用机运行2000或。

■你熟悉，，，Ⅱ和软件，并且已在你的机的默位置安装了该软件。

■在这个指南中的说明假定你有软件基本知识。

对于使用软件的信息，参见。

这个指南包括下列部分：■在P2－1页的“使用提供的模型”。

■在P2－2页的“生成幅度调制模型”。

■在P2－20页的“执行仿真”。

■在P2－23页的“综合＆编译该设计”。

使用在目录中或你能自己生成幅度调制模型，你能执行这个指南。

2.2使用提供的模型如果你要使用提供的文件来代替你自己生成的模型，该文件是放置在＜＞\\\目录中。

为了从插页中访问所完成的指南文件，在命令提示符下键入。

如果你没有在默认的位置安装，你必须在综合和编译该设计之前，定义你的工件目录。

为了定义你的工作目录，执行下面的步骤：1．打开模型。

2．双击模块。

在出现的对话框中，点击。

3．点击相邻的按钮。

4．浏览那个已安装的模型文件的目录，＜＞\\\。

5．选择，并点击。

跳到2－20页的“”开始使用该模型。

2.3生成幅度调制模型为了生成你自己的幅度调制模型，跟着下面部分的说明。

图2－1表示了所完成的设计。

图2－1幅度调制设计举例。

在模型中一定不要含有汉字，并且其保存路径也不要有汉字。

图2－2表示来自所完成设计的示波器显示2.3.1生成新的模型为了生成新的模型，执行以下步骤：1．启动软件。

2．选择>命令（菜单）生成新的模型文件。

3．新的模型窗口选择(菜单)。

4．浏览你要保存文件的目录。

这个目录变成了你的工作目录。