计算机组成原理实验报告 算术逻辑运算单元实验

计算机组成原理--实验⼆算术逻辑运算实验实验⼆算术逻辑运算实验⼀、实验⽬的（1）了解运算器芯⽚（74LS181）的逻辑功能。

（2）掌握运算器数据的载⼊、读取⽅法，掌握运算器⼯作模式的设置。

（3）观察在不同⼯作模式下数据运算的规则。

⼆、实验原理1.运算器芯⽚（74LS181）的逻辑功能74LS181是⼀种数据宽度为4个⼆进制位的多功能运算器芯⽚，封装在壳中，封装形式如图2-3所⽰。

5V A1 B1 A2 B2 A3 B3 Cn4 F3BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND图2-374LS181封装图主要引脚有：（1）A0—A3：第⼀组操作数据输⼊端。

（2）B0—B3：第⼆组操作数据输⼊端。

（3）F0—F3：操作结果数据输⼊端。

（4）F0—F3：操作功能控制端。

（5）Cn：低端进位接收端。

（6）（7）M：算数/逻辑功能控制端。

芯⽚的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、Cn为1时，操作结果数据输出端F0—F3上的数据等于第⼀组操作数据输⼊端A0—A3上的数据加第⼆组操作数据输⼊端B0—B3上的数据。

当S0—S3、M、Cn上控制信号电平不同时，74LS181芯⽚完成不同功能的逻辑运算操作或算数运算操作。

在加法运算操作时，Cn、Cn4进位信号低电平有效；减法运算操作时，Cn、Cn4借位信号⾼电平有效；⽽逻辑运算操作时，Cn、进位信号⽆意义。

2.运算器实验逻辑电路试验台运算器实验逻辑电路中，两⽚74LS181芯⽚构成⼀个长度为8位的运算器，两⽚74LS181分别作为第⼀操作数据寄存器和第⼆操作数据寄存器，⼀⽚74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所⽰。

途中算术运算操作时的进位Cy 判别进位指⽰电路；判零Zi和零标志电路指⽰电路，将在实验三中使⽤。

第⼀操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送⼊名为DA1的第⼀操作数据寄存器，第⼆操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送⼊名为DA2的第⼆操作数据寄存器。

实验2 算术逻辑运算实验一、实验目的1.掌握简单运算器的组成以及数据传送通路2.验证运算功能发生器（74LS181）的组合功能二、实验设备74LS181（两片）,74LS273(两片), 74LS245(一片),开关若干,灯泡若干,单脉冲一片三、实验原理实验中的运算器由两片74LS181以并/串形式构成8位字长的ALU。

运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关用来给出参与运算的数据(A和B)，并经过一个三态门（74LS245）和数据显示灯相连，显示结果。

74LS181：完成加法运算74LS273：输入端接数据开关，输出端181。

在收到上升沿的时钟信号前181和其输出数据线之间是隔断的。

在收到上升沿信号后，其将输出端的数据将传到181，同时，作为触发器，其也将输入的数据进行保存。

因此，通过增加该芯片，可以通过顺序输入时钟信号，将不同寄存器中的数据通过同一组输出数据线传输到181芯片的不同引脚之中74LS245：相当于181的输出和数据显示灯泡组件之间的一个开关，在开始实验后将其打开，可以使181的运算结果输出并显示到灯泡上四、实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。

2. 搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。

搭建好的实验流程图如图2所示。

具体操作如下:①将74LS273芯片的0-7号引脚（数据端从低到高）及9号引脚（复位端）接到开关上，8号引脚接至单脉冲组件，左右两个74LS273芯片分别保存参与运算的数据A和B。

接着把两个74LS273组件的11-14号引脚（数据的低四位）分别接到74LS181组件（左）的0-7号引脚上，其中0－3号引脚为A的低四位，4－7号引脚为B的低四位。

实验三32位ALU设计实验一、实验目的学生理解算术逻辑运算单元（ALU）的基本构成，掌握Logisim 中各种运算组件的使用方法，熟悉多路选择器的使用，能利用前述实验完成的32位加法器、Logisim 中的运算组件构造指定规格的ALU 单元。

二、实验原理、内容与步骤实验原理、实验内容参考：1、32位加法功能的原理与设计1)设计原理1，被加数A（32位），2，被加数B（32位），3，前一位的进位CIN（1位），4，此位二数相加的和S（32位），5，此位二数相加产生的进位COUT（1位）。

要实现32位的二进制加法，一种自然的想法就是将1位的二进制加法重复32次（即逐位进位加法器）。

这样做无疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算；第3位必须在第2位计算出结果后，才能开始计算，等等。

而最后的第32位必须在前31位全部计算出结果后，才能开始计算。

这样的方法，使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。

2)电路设计32位加法功能2、32位减法功能的原理与实现1)变减法为加法的原理1.在Y引脚处使用求补器（32位），即可变减法为加法2.用构造好的32位加法器。

Y各位取反，C0取1，即可达到减法变加法。

无符号数的减法溢出，带加减功能的ALU的进位取反后表示，有符号数的减法溢出，仍然用最高位和符号位是否相等来判断2)电路设计32位减法功能3、加减溢出检测的设计（不考虑乘除法）1）有符号数溢出的设计有符号数溢出的设计2）无符号数溢出的设计无符号数溢出的设计4、移位的原理与设计1）逻辑移位逻辑移位2）算术移位算术移位5、逻辑运算功能的原理与设计2）与、或、异或、或非逻辑6、大于、等于、小于功能设计大于、等于、小于功能设计7、AluOP的控制原理与设计1）原理：AluOP的控制原理与设计8、总电路设计图算术逻辑运算单元ALU三、实验结论及分析（实验完成功能情况、存在问题分析或改进思路、自己的心得体会等。

一、实验目的1. 理解算术逻辑单元（ALU）的基本原理和功能。

2. 掌握ALU的设计方法和实现过程。

3. 通过实验加深对计算机组成原理的理解。

二、实验原理算术逻辑单元（ALU）是计算机中执行算术运算和逻辑运算的核心部件。

它主要完成加、减、乘、除等算术运算以及与、或、非、异或等逻辑运算。

ALU的设计和实现是计算机组成原理中的基础内容。

三、实验内容1. 设计一个8位ALU，能够完成加、减、乘、除、与、或、非、异或等运算。

2. 使用Verilog HDL语言实现该ALU。

3. 在FPGA平台上进行测试，验证ALU的功能。

四、实验步骤1. 分析ALU的功能需求，确定输入和输出信号。

2. 设计ALU的内部结构，包括运算单元、控制单元和寄存器。

3. 使用Verilog HDL语言编写ALU的代码。

4. 在FPGA平台上进行测试，验证ALU的功能。

五、实验结果与分析1. 实验结果根据实验要求，我们设计了一个8位ALU，能够完成加、减、乘、除、与、或、非、异或等运算。

以下是部分实验结果：（1）加法运算输入：A = 10101010，B = 11001100输出：10111010（2）减法运算输入：A = 11001100，B = 10101010输出：01010100（3）乘法运算输入：A = 10101010，B = 11001100输出：1111100000（4）除法运算输入：A = 11111111，B = 10000000输出：11111111（5）与运算输入：A = 10101010，B = 11001100输出：10001000（6）或运算输入：A = 10101010，B = 11001100输出：11101110（7）非运算输入：A = 10101010输出：01010101（8）异或运算输入：A = 10101010，B = 11001100输出：011001102. 实验分析通过实验，我们成功设计并实现了8位ALU。

.'.计算机专业类课程实验报告课程名称：计算机组成原理学 院：信息与软件工程学院专 业：软件工程学生姓名：学 号：指导教师：日 期： 2012 年 12 月 15 日电子科技大学实验报告一、实验名称：8位算术逻辑运算实验二、实验学时：2三、实验内容、目的和实验原理：实验目的：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。

2.掌握模型机运算器的数据传送通路组成原理。

3.验证74LS181的组合功能。

4.按给定数据，完成实验指导书中的算术／逻辑运算。

实验内容：使用模型机运算器，置入两个数据DR1=35，DR2=48，改变运算器的功能设定，观察运算器的输出，记录到实验表格中，将实验结果对比分析，得出结论。

实验原理：1.运算器由两片74LS181以并/串形式构成8位字长的ALU。

.'. 2.运算器的输出经过一个三态门（74LS245）和数据总线相连。

3.运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。

4.锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。

5.数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。

实验器材（设备、元器件）：模型机运算器四、实验步骤：1. 仔细查看试验箱，按以下步骤连线1）ALUBUS连EXJ32) ALU01连BUS13) SJ2连UJ24) 跳线器J23上T4连SD5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边6) AR跳线器拨在左边，同时开关AR拨在“1”电平2. 核对线路，核对正确后接通电源3. 用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。

①调拨8位数据开关KD0-KD7为01100101（35H），准备向DR1送二进制数据。

②数据输出三态缓冲器门控信号ALUB=1（关闭）。

③数据输入三态缓冲器门控信号SWB=0（打开）。

计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。

②掌握简单运算器的数据传输通道。

③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。

④能够按给定数据，完成实验指定的算术/逻辑运算。

要求：完成实验接线和所有练习题操作。

实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。

实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。

实验完成后，要求每个学生写出实验报告。

2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。

2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。

寄存器的输入端于数据总线相连。

3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。

数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。

4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。

5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。

6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。

逻辑运算与进位无关。

7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。

低电平有效。

实验报告一、实验名称运算器实验—算术逻辑运算实验二、实验目得1、了解运算器得组成原理。

2、掌握运算器得工作原理.3、掌握简单运算器得数据传送通路。

4、验证运算功能发生器(7４LS18１）得组合功能.三、实验设备TDＮ-CM+＋计算机组成原理教学实验系统一套，导线若干。

四、实验原理实验中所用得运算器数据通路如图1-1所示。

其中两片7４LＳl８１以串行方式构成8位字长得ALU，AＬU得输出经过一个三态门(74LS245)与数据总线相连.三态门由ＡLU—R控制，控制运算器运算得结果能否送往总线，低电平有效。

为实现双操作数得运算，ALＵ得两个数据输入端分别由二个锁存器DＲ1、DR2(由74LS273实现)锁存数据。

要将数据总线上得数据锁存到ＤRl、ＤR2中，锁存器得控制端LDDR1与ＤDR2必须为高电平，同时由T4脉冲到来。

数据开关（“ＩNPUＴＤEVIＣE”）用来给出参与运算得数据，经过三态（74ＬＳ24５)后送入数据总线,三态门由SW—B控制,低电平有效。

数据显示灯(“B ＵＳUNIT＂）已与数据总线相连,用来显示数据总线上得内容.图中已将用户需要连接得控制信号用圆圈标明(其她实验相同,不再说明）,其中除Ｔ4为脉冲信号外,其它均为电平信号。

由于实验电路中得时序信号均已连至“W/ＲＵNIT”得相应时序信号引出端,因此，在进行实验时，只需将“W／R UNIT"得T4接至“STATE UNＩT"得微动开关ＫＫ２得输入端,按动微动开关，即可获得实验所需得单脉冲.ＡＬU运算所需得电平控制信号Ｓ3、S2、S１、S0、Cn、M、ＬDDRl、LDDR2、AＬＵ－B、SW－B均由“SWＩＴCH UNＩT ”中得二进制数据开关来模拟，其中Cｎ、AＬＵ—B、SW一B为低电平有效LDDR１、LDDR2为高电平有效。

对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。

五、实验内容1．输入数据通过三态门74LＳ２45后送往数据总线,在数据显示灯与数码显示管LＥD上显示。

实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。

2.掌握简单运算器的数据传送通道。

3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。

4.能够按给定数据，完成实验指定的算术/逻辑运算。

2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。

每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。

2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。

3 通过总线输出寄存器DR1和DR2的内容。

（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。

ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。

S3,S2,S1,S0高电平有效。

2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。

4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。

逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。

低电平有效。

SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。

低电平有效。

5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。

6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。

计算机组成原理运算器实验报告本次实验的主题为计算机组成原理运算器实验。

在本次实验中，我们通过对运算器的实验进行研究和探究，了解了计算机组成原理方面的相关知识，更加深入地认识了计算机的运作原理。

一、实验目的本次实验的目的是使学生掌握运算器的组成和运算过程，并且了解运算器在计算机中的位置和给计算机的工作。

二、实验原理1、硬件部分运算器是一种计算机硬件，可以进行算术和逻辑运算。

运算器包含一个算术逻辑单元（ALU），一个累加器和一些寄存器。

运算器可以在CPU 中实现简单的算术操作。

运算器由三部分组成：算术逻辑单元（ALU）、寄存器和累加器。

ALU 是计算机CPU中负责完成算术和逻辑运算的部分；寄存器是计算机中用来暂时存放数据的小型存储器，它是CPU中数据存储的主要形式；累加器是CPU中的一种特殊寄存器，在运算过程中用于存储运算结果。

2、软件部分计算机编程中常常涉及到算术和逻辑运算，进行这些运算的方法是在程序中调用运算器中的算术逻辑单元（ALU）。

ALU是计算机CPU中负责完成算术和逻辑运算的部分，用于进行各种算术和逻辑运算，如加、减、乘、除、与、或、非、移位等。

三、实验过程— 1 —本次实验的实验步骤如下：1、打开实验设备，将电源线插进插座，将设备的开关打开，在设备前方的显示器上能够看见下划线。

2、按下NORM键，增益调整。

将x的值设置为“0011”，将y的值设置为“1101”。

3、操作者可以选择不同的操作符。

例如选择ADD操作，将其输入。

4、按下RUN键，运算器开始计算。

5、运算结束后，在屏幕上将显示运算结果。

本例中，结果为“1000”。

四、实验结果与分析在本次实验中，我们利用运算器实现了不同运算的计算过程，并且也成功地输出了运算结果。

这一过程与计算机组成原理中的运算器的定义、作用及组成都有密切的关系。

在本次实验中，我们也进一步加深了对计算机组成原理中该重要部分的理解。

五、实验总结通过本次实验，我们深入了解了运算器在计算机中的作用及其实现方法。

上海建桥学院本科实验报告课程名称：计算机组成原理学号：姓名：专业：班级：指导教师：课内实验目录及成绩序号实验名称页码成绩1 八位算术逻辑运算 12 静态随机存取存储器实验63 数据通路114 微程序控制器的实现16总成绩信息技术学院2014年03 月20 日上海建桥学院实验报告课程名称：计算机组成原理实验类型：验证型实验项目名称：八位算术逻辑运算实验地点：实验日期：年月日一、实验目的和要求1、掌握运算器的基本组成结构；2、掌握运算器的工作原理。

二、实验原理和内容实验采用的运算器数据通路如图1-1所示，ALU逻辑功能表如表1-1所示。

图1-1运算器原理图ALU部件由一片 CPLD实现，内部含有三个独立的运算部件，分别为算术、逻辑和移位运算部件。

输入数据IN[7..0]（由插座JP22引出）通过拨动开关sK7..sK0产生（开关由插座JP97引出）。

数据存于暂存器A或暂存器 B中（暂存器A和B的数据可在 LED灯上实时显示），三个部件可同时接受来自暂存器 A和 B的数据。

各部件对操作数进行何种运算由控制信号S3…S0和CN_I来决定（S3…S0由插座JP18引出；CN_I由插座JP19引出），可通过拨动开关sK23..sK20和sK12设置(开关由插座JP89、JP19引出)。

运算结果由三选一多路开关选择，任何时候，多路开关只选择三个部件中的一个部件的运算结果作为ALU的输出。

ALU的输出ALU_D7..ALU_D0通过三态门74LS245送至CPU内部数据总线（iDBus）上(由插座JP25引出)，并通过扩展区单元的的二位数码管和DS94..DS101LED灯显示（LED灯由插座JP62引出）。

如果运算影响进位标志FC、零标志FZ、正负标志FS，则在T3状态的下降沿，相应状态分别锁存到FC、FZ、FS触发器中，实验仪设有LED灯显示各标志位状态。

操作控制信号wA（允许写暂存器A）、wB(允许写暂存器B）、rALU(允许ALU结果输出到内部数据总线（iDBus）上)由JP19引出，都为低电平有效，实验时可通过连接开关sK15..sK13设置(开关由插座JP92引出)。

计算机组成原理的实验报告一、实验目的本次实验的主要目的是深入理解计算机组成原理中的关键概念和组件，通过实际操作和观察，增强对计算机硬件系统的认识和掌握能力。

具体包括：1、了解计算机内部各部件的工作原理和相互关系。

2、熟悉计算机指令的执行流程和数据的传输方式。

3、掌握计算机存储系统的组织和管理方法。

4、培养分析和解决计算机硬件相关问题的能力。

二、实验设备本次实验使用的设备包括计算机、逻辑分析仪、示波器以及相关的实验软件和工具。

三、实验内容1、运算器实验进行了简单的算术运算和逻辑运算，如加法、减法、与、或等操作。

观察运算结果在寄存器中的存储和变化情况。

2、控制器实验模拟了指令的取指、译码和执行过程。

分析不同指令对计算机状态的影响。

3、存储系统实验研究了内存的读写操作和地址映射方式。

考察了缓存的工作原理和命中率的计算。

4、总线实验观察数据在总线上的传输过程和时序。

分析总线竞争和仲裁的机制。

四、实验步骤1、运算器实验步骤连接实验设备，将运算器模块与计算机主机相连。

打开实验软件，设置运算类型和操作数。

启动运算，通过逻辑分析仪观察运算过程中的信号变化。

记录运算结果，并与预期结果进行比较。

2、控制器实验步骤连接控制器模块到计算机。

输入指令序列，使用示波器监测控制信号的产生和变化。

分析指令执行过程中各个阶段的状态转换。

3、存储系统实验步骤搭建存储系统实验电路。

进行内存读写操作，改变地址和数据，观察存储单元的内容变化。

分析缓存的替换策略和命中率的影响因素。

4、总线实验步骤连接总线模块，配置总线参数。

多个设备同时发送数据，观察总线的仲裁过程。

测量数据传输的时序和带宽。

五、实验结果与分析1、运算器实验结果加法、减法等运算结果准确，符合预期。

逻辑运算的结果也正确无误。

观察到在运算过程中，寄存器的值按照预定的规则进行更新。

分析：运算器的功能正常，能够准确执行各种运算操作，其内部的电路和逻辑设计合理。

2、控制器实验结果指令能够正确取指、译码和执行，控制信号的产生和时序符合指令的要求。

华中科技大学文华学院《计算机组成原理实验》专业：09软件工程班级：二班姓名：陈龙学号：0901********指导老师：袁全清声明：学号后三位101,16进制表示为65H实验一：算术逻辑运算单元实验一、实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用二、实验要求输入数据DR1 = 65H，DR2 = 65H，在保持数据不变的情况下，改变运算器的功能设置，记录运算器的输出，填写表格，并进行相应的分析和比较三、所使用的模块算术逻辑单元、二进制开关、数据总线四、实验过程①把ALU-IN(8芯的盒型插座)与右板上的二进制开关单元中J01插座相连(对应二进制开关H16~H23)，把ALU-OUT与数据总线上的DJ2相连。

②把D1CK和D2CK用连线连到脉冲单元的PLS1上，把EDR1、EDR2、ALU-0、S0、S1、S2、CN、M接入二进制开关。

按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把65H打入DR1数据锁存器入DR2数据锁存器五、实验结果及分析实验二：通用寄存器单元实验一、实验目的了解通用寄存器的组成和硬件电路，利用通用寄存器实现数据的置数、左移、右移等功能二、实验内容输入自己学号的后3位数对应的十六进制数，重作输入数据、循环左、右移实验，记录每次移位后的结果，可多次移位。

再输入自己学号的数据，使M=0，重作输入数据、逻辑左、右移位实验，直到结果全0,2D灯亮。

记录实验过程及结果。

对实验结果，作出相应的分析。

三、实验要求按照实验步骤完成实验项目，实现通用寄存器移位操作。

了解通用寄存器单元的工作原理应用。

四、所使用的模块通用寄存器单元，二进制开关，数据总线五、实验过程1、将实验器材按下表接线4、将各控制信号置如下，按PLS1，寄存器中的值将左移(无进位循环左移)一．实验结果及分析实验三：进位控制、通用寄存器判零实验2、实验目的1、熟悉带进位控制的算术逻辑运算器的组成和硬件电路用进位寄存器来实现带进位的左移、右移2、熟悉判零线路3、实验内容1、带进位位逻辑或（算术逻辑单元带进位的加法运算实验）自己学号的后三位数对应的十六进制，与0FFH作进位相加2、带进位移位实验自己学号的后三位数对应的十六进制，作带进位(M=0)左、右移位实验和不带进位的(M=1)左、右移位实验记录实验过程及结果。

算术逻辑运算器一．实验目的与要求试验目的：1、掌握算术运算器单元ALU（74LS181）的工作原理。

2、掌握简单运算器的数据传送通道。

3、验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。

4、能够按给定数据，完成实验指定的算术／逻辑运算。

试验要求：按练习的要求输入数据和完成相应的操作，将实验结果填入表格二．实验方案1、按实验连线图接好线，仔细检查正确与否，无误后才接通电源。

2、用二进制数据开关分别向DR1寄存器和DR2寄存器置数。

3、通过总线输出DR1寄存器和DR2寄存器的内容。

4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。

三．实验结果练习一表1.1.2练习二表1.1.31.实验结果分析●实验结果和理论值一致，讲明实验操作过程正确，实验结果准确无误。

2.结论●要有理论基础才可以做好实验的每一步，所以，平时一定要学好理论知识。

3.问题与讨论我们这个小组，在做第二个实验时就遇到了很多问题，就是我们我无论输入什么显示灯都不变，然后我们就互相讨论，但是还是没办法解决，后来问了老师才知道我们插错线。

4.实验总结（1）以前没有做过这种实验，所以实验前我做了充分的预习。

但预习毕竟不是实际操作，经常会在想实际情况会是什么样，在实际操作过程中我遇到了不少的困难，例如我做第二个实验时就插错线，幸好在老师的帮助下还加上自己的思考，终于把问题解决掉了。

我觉得，实验前老师应该做些示范给我们看，这样我们会学得更快。

（2）在做表1.1.4的实验时，不知道怎样查出S3、S2、S1、S0、M、Cn的值，问周围的同学，他们也不知道。

因为这个很重要，直接影响到后面的实验，所以请教了老师。

经过老师的解释后，我顺利地完成了后面的实验。

5.思考题1)写出本实验中的各控制端的作用。

答：S0 S1 S2 S3（它们共同决定运算器执行哪一种运算）M(决定是算术运算还是逻辑运算). CN(表示有无进位) SW-B(输入三态门控制“INPUT DEVICE”中的八位数据开关D7-D0的数据是否送到数据总线BUS上) ALU-B（输出三态门，控制运算器的运算结果是否送到数据总线BUS）LDDR1 LDDR2 （寄存器，寄存数据）2)在实验中哪些控制端高电平有效，哪些低电平有效?答：高电平有效（LDDR1 LDDR2）低电平有效（CN ALU-B SW-B）3)在实验正常的输入和输出操作中，SW-B和ALU-B为什么不能同时为0的状态?答：ALU-B SW-B都是低电平有效，如果同时为低电平，这将导致数据一边输入一边输出。