译码器和锁存器不一样

锁存器、触发器、寄存器和缓冲器一、锁存器锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态。

锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。

（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。

锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。

锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的。

应用场合：数据有效迟后于时钟信号有效。

这意味着时钟信号先到，数据信号后到。

在某些运算器电路中有时采用锁存器作为数据暂存器。

缺点：时序分析较困难。

不要锁存器的原因有二：1、锁存器容易产生毛刺，2、锁存器在ASIC（专用集成电路）设计中应该说比ff（触发器）要简单，但是在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。

（用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑阵列）来进行ASIC设计是最为流行的方式之一）优点：面积小。

锁存器比FF快，所以用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。

latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多。

二、触发器触发器（Flip-Flop，简写为FF），也叫双稳态门，又称双稳态触发器。

是一种可以在两种状态下运行的数字逻辑电路。

触发器一直保持它们的状态，直到它们收到输入脉冲，又称为触发。

当收到输入脉冲时，触发器输出就会根据规则改变状态，然后保持这种状态直到收到另一个触发。

第1篇一、实验目的1. 熟悉按键电路的基本原理和设计方法。

2. 掌握按键电路的搭建和调试方法。

3. 了解按键电路在实际应用中的重要性。

4. 提高动手实践能力和电路分析能力。

二、实验原理按键显示电路是一种将按键输入转换为数字信号，并通过显示设备进行显示的电路。

本实验主要涉及以下原理：1. 按键原理：按键通过机械触点实现电路的通断，当按键被按下时，电路接通，产生一个低电平信号；当按键释放时，电路断开，产生一个高电平信号。

2. 译码电路：将按键输入的信号转换为相应的数字信号，以便后续处理。

3. 显示电路：将数字信号转换为可视化的信息，如LED灯、数码管等。

三、实验器材1. 电路板2. 按键3. 电阻4. LED灯5. 数码管6. 电源7. 基本工具四、实验步骤1. 按键电路搭建（1）根据电路原理图，在电路板上焊接按键、电阻、LED灯等元器件。

（2）连接电源，确保电路板供电正常。

2. 译码电路搭建（1）根据电路原理图，在电路板上焊接译码电路所需的元器件。

（2）连接译码电路与按键电路，确保信号传输正常。

3. 显示电路搭建（1）根据电路原理图，在电路板上焊接显示电路所需的元器件。

（2）连接显示电路与译码电路，确保信号传输正常。

4. 电路调试（1）检查电路连接是否正确，确保无短路、断路等问题。

（2）按下按键，观察LED灯或数码管显示是否正常。

（3）根据需要调整电路参数，如电阻阻值、电源电压等，以达到最佳显示效果。

五、实验结果与分析1. 实验结果通过实验，成功搭建了一个按键显示电路，按下按键后，LED灯或数码管能够正确显示数字信号。

2. 结果分析（1）按键电路能够正常工作，实现电路通断。

（2）译码电路能够将按键输入转换为相应的数字信号。

（3）显示电路能够将数字信号转换为可视化的信息。

六、实验总结1. 通过本次实验，掌握了按键电路的基本原理和设计方法。

2. 提高了动手实践能力和电路分析能力。

3. 了解了按键电路在实际应用中的重要性。

Xilinx XST与Synplify综合结果差异分析（1）(2008-06-08 09:23:36)标签：锁存器状态机snyplify综合杂谈XST与Synplify综合结果差异分析在同步状态机设计中使用锁存器也会带来时序、稳定性等多方面的问题，而且在综合优化参数不一致的情况下，不同综合器对锁存器的综合结果有可能不一致。

本文通过分析相同状态机在XST和Synplify下综合结果不同的实例，进一步阐述了这个观点。

图1：同步接收器状态转移图。

一位同事所设计的状态机使用Synplify综合和XST(Xilinx ISE内嵌的综合工具)综合的结果不一致，对Synplify的综合结果以及布局布线后上板调试完全正确，而对XST的综合结果布局布线后上板调试发现了错误，因此认为XST的综合结果有误，并对为什么XST综合会出现错误结果产生疑问。

在帮助他解决这个疑问后，我发现其中涉及的许多问题很具代表性，希望通过对这个问题的分析能对设计工程师的实际工作有指导意义。

下面是这位同事设计的状态机源代码：状态转移图该同事设计的是一个数据通讯中同步接收装置的状态机：当“Reset_b”复位后，进入“DROP”状态；当接收指示信号“RXDV”有效后，从“IDLE”状态进入接收前缀信号状态“PREAMBLE”；当控制信号“RxDEQ5”有效后进入“SFD”状态接收一些指示关键字；当控制信号“RxDEQ”有效时，进入数据接收状态“DATA0”；接收完“DATA0”后接收“DATA1”，直到接收指示信号“RxDV”无效，返回到“IDLE”状态。

其状态转移图如图1所示。

图2：更改“竞争冒险”前后，综合后仿真波形示意。

竞争冒险粗略地读一下代码就发现一处问题，状态“DATA1”执行的代码有“竞争冒险”。

该段为：当前状态为DATA1，且“RxDV”为低电平的时候，NextState到底是什么？是IDLE 还是DATA0？这是一处比较明显的竞争冒险，不同的综合器会综合出不同的逻辑结构，而且会出现毛刺。

1.2 单片机内部主要部件单片机内部电路比较复杂，MCS-51系列的8051型号单片机的内部电路根据功能可以分为CPU、RAM、ROM/EPROM、并行口、串行口、定时/计数器、中断系统及特殊功能寄存器（SFR）等8个主要部件，如图1-2-1所示。

这些部件通过片内的单一总线相连，采用CPU加外围芯片的结构模式，各个功能单元都采用特殊功能寄存器集中控制的方式。

其他公司的51系列单片机与8051结构类似，只是根据用户需要增加了特殊的部件，如A/D转换器等。

在设计程序过程中，寄存器的使用非常频繁。

本节内容在了解单片机内部的组成机构基础上，重点介绍单片机内部常用的寄存器的作用。

图1-2-1 MCS-51架构1.2.1中央处理器（CPU）中央处理器是单片机的核心，主要功能是产生各种控制信号，根据程序中每一条指令的具体功能，控制寄存器和输入/输出端口的数据传送，进行数据的算术运算、逻辑运算以及位操作等处理。

MCS-51系列单片机的CPU字长是8位，能处理8位二进制数或代码，也可处理一位二进制数据。

单片机的CPU从功能上一般可以分为运算器和控制器两部分。

一、控制器控制器由程序计数器PC、指令寄存器、指令译码器、定时控制与条件转移逻辑电路等组成。

其功能是对来自存储器中的指令进行译码，通过定时电路，在规定的时刻发出各种操作所需的全部内部和外部的控制信号，使各部分协调工作，完成指令所规定的功能。

各部分功能部件简述如下。

1．程序计数器PC（Program Counter）程序计数器是一个16位的专用寄存器，用来存放下一条指令的地址，具有自动加1的功能。

当CPU要取指令时，PC的内容送地址总线上，从存储器中去取出一个指令码后，PC 内容自动加1，指向下一个指令码，以保证程序按顺序执行。

PC是用来指示程序的执行位置，在顺序执行程序时，单片机每执行一条指令，PC就自动加1，以指示出下一条要取的指令的存储单元的16位地址。

也就是说，CPU总是把PC 的内容作为地址，根据该地址从存储器中取出指令码或包含在指令中的操作数。

74HC/LS/HCT/F系列芯片的区别1、LS是低功耗肖特基，HC是高速COMS。

LS的速度比HC略快。

HCT输入输出与LS兼容，但是功耗低；F是高速肖特基电路；2、LS是TTL电平，HC是COMS电平。

3、LS输入开路为高电平，HC输入不允许开路，hc 一般都要求有上下拉电阻来确定输入端无效时的电平。

LS 却没有这个要求4、LS输出下拉强上拉弱，HC上拉下拉相同。

5、工作电压不同，LS只能用5V，而HC一般为2V到6V；6、电平不同。

LS是TTL电平，其低电平和高电平分别为0.8和V2.4，而CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，但反过来是不行的7、驱动能力不同，LS一般高电平的驱动能力为5mA，低电平为20mA；而CMOS的高低电平均为5mA；8、CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能直接接电源。

74系列集成电路大致可分为6大类：. 74××（标准型）；.74LS××（低功耗肖特基）；.74S××（肖特基）；.74ALS××（先进低功耗肖特基）；.74AS××（先进肖特基）；.74F××（高速）。

近年来还出现了高速CMOS电路的74系列，该系列可分为3大类：. HC为COMS工作电平；. HCT为TTL工作电平，可与74LS系列互换使用；.HCU适用于无缓冲级的CMOS电路。

这9种74系列产品，只要后边的标号相同，其逻辑功能和管脚排列就相同。

根据不同的条件和要求可选择不同类型的74系列产品，比如电路的供电电压为3V就应选择74HC系列的产品系列电平典型传输延迟ns 最大驱动电流(-Ioh/Lol)mAAHC CMOS 8.5 -8/8AHCT COMS/TTL 8.5 -8/8HC COMS 25 -8/8HCT COMS/TTL 25 -8/8ACT COMS/TTL 10 - 24/24F TTL 6.5 -15/64ALS TTL 10 -15/64LS TTL 18 -15/24LVCACSLC注：同型号的74系列、74HC系列、74LS系列芯片，逻辑功能上是一样的。

第六章存储器系统本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。

6.1 重点与难点本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。

主要掌握的知识要点如下：6.1.1 半导体存储器的基本知识1.SRAM、DRAM、EPROM和ROM的区别RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。

根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。

SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。

一般工作条件下，EPROM 是只读的。

2.导体存储器芯片的主要性能指标（1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。

（2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。

TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。

（3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。

MTBF越长，可靠性越高。

（4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。

第8章单片机系统扩展1. 什么是AT89C51单片机的最小应用系统？答：所谓最小应用系统是指能维持单片机运行的最简单配置系统。

AT89C51芯片外加晶振电路和复位电路就构成了一个简单可靠的最小应用系统。

其在简单应用场合，可满足用户的要求。

2. 在AT89C51扩展系统中，程序存储器与数据存储器共用16位地址线和8位数据线，为什么两个存储空间不会冲突？答：AT89C51在片外扩展RAM的地址空间为0000H～FFFFH，共64KB，与ROM地址空间重叠。

但因各自使用不同的指令和控制信号，因而不会“撞车”。

读ROM时用MOVC指令，由PSEN选通ROM的OE端；读/写片外RAM时用MOVX指令，用RD选通RAM的OE端，用WR选通RAM的WE端。

但扩展RAM与扩展I/O 口是统一编址的，使用相同的指令和控制信号。

这在设计硬件系统和编制软件程序时应注意统筹安排。

3. 利用一片74LS138，用全译码方法，设计一个外部扩展8片6116的扩展电路。

写出各芯片的地址空间。

解：（图7.2 74LS138译码片选8片6116（2K×8）存储电路图（2）各芯片地址空间为：（假定无关位取1）芯片(1)：1000 0000 0000 0000B～1000 0111 1111 1111B=8000H～87FFH芯片(2)：1000 1000 0000 0000B～1000 1111 1111 1111B=8800H～8FFFH芯片(3)：1001 0000 0000 0000B～1001 0111 1111 1111B=9000H～97FFH芯片(4)：1001 1000 0000 0000B～1001 1111 1111 1111B=9800H～9FFFH芯片(5)：1010 0000 0000 0000B～1010 0111 1111 1111B=A000H～A7FFH芯片(6)：1010 1000 0000 0000B～1010 1111 1111 1111B=A800H～AFFFH芯片(7)：1011 0000 0000 0000B～1011 0111 1111 1111B=B000H～B7FFH芯片(8)：1011 1000 0000 0000B～1011 1111 1111 1111B=B800H～BFFFH4.用串行传送方式，在AT89C51上扩展2片AT24C01A，画出硬件连接图，编程向每片传送100个数据。

实验2 译码器及其应用一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。

它的作用是把给定的代码进行“翻译”,变成相应的状态，使输出通道中相应的一路有信号输出。

译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配，存贮器寻址和组合控制信号等。

不同的功能可选用不同种类的译码器。

译码器可分为通用译码器和显示译码器两大类。

前者又分为变量译码器和代码变换译码器。

1、变量译码器(又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线－８线和4线－16线译码器。

若有n个输入变量，则有2n个不同的组合状态,就有2n 个输出端供其使用。

而每一个输出所代表的函数对应于n个输入变量的最小项。

以3线-8线译码器7４LS１3８为例进行分析,图５-6-1（a)、（b)分别为其逻辑图及引脚排列。

其中Ａ２、Ａ1 、A0 为地址输入端，0Y~7Y为译码输出端,S1、2S、3S为使能端。

表5-6-1为74LＳ138功能表当S1＝1,2S＋3S=０时，器件使能,地址码所指定的输出端有信号(为0)输出,其它所有输出端均无信号（全为1）输出。

当Ｓ１＝０，2S＋3S =X时,或S1＝X，2S＋3S＝1时,译码器被禁止,所有输出同时为1。

)二进制译码器实际上也是负脉冲输出的脉冲分配器。

若利用使能端中的一个输入端输入数据信息,器件就成为一个数据分配器(又称多路分配器),如图5－6－２所示。

若在S １输入端输入数据信息，2S ＝3S =0,地址码所对应的输出是S1数据信息的反码;若从2S 端输入数据信息，令S1=1、3S ＝0,地址码所对应的输出就是2S 端数据信息的原码。

若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。

根据输入地址的不同组合译出唯一地址，故可用作地址译码器。

接成多路分配器,可将一个信号源的数据信息传输到不同的地点。