当前位置：文档之家 › 第5章 触发器(5)

第5章 触发器(5)

  • 格式：ppt
  • 大小：718.50 KB
  • 文档页数：37

下载文档原格式

  / 37

合集下载

基本RS触发器

基本RS触发器
5.输入触发信号R、S高、低电平有效如何理解? 5．基本RS触发器的不定状态有几种情况? 6．基本RS触发器的动作特点是什么?
5.2 同步触发器
5.2.1 同步RS 5.2.2 JK、D和T 5.2.3 同步JK 5.2.4 同步D触发器 5.2.5 同步T触发器
5.2.1 同步RS触发器
图5.2.1所示，是与非门和或非门构成的同步RS触 发器的原理电路。
00
0 1
0 保持 1 Qn+1 =Qn
01
0 1
1 1
置“1” Qn+1 =1
10
0 1
0 0
置“0” Qn+1 =0
11
0 1
1* 1*
不定态 1*
Qn+1=S + RQn RS=0(约束条件)
2．状态转换图
状态转换图如图5.1.7所示， 简称状态图。
3．时序波形图
基本RS触发器的时序图如图5.1.8所示，设电路初
⑶ 输入信号消失后，电路能保持获得的状态－－ 具有“记忆” 能力。
２．触发器现态、次态和时序的概念 现态－－输入信号作用的t 时刻，触发器所处的状 态，用Qn表示 。 次态－－ t 时刻输入信号作用后，触发器获得的新 状态，用Qn+1表示。 时序－－在输入信号作用下，触发器状态更新和演 化过程的时间序列。
显然，不应该出现Q=Q=0，或Q=Q=1的状态。
把这两种状态称为不定态，用“0*”或“1*”表示。
与非门和或非门构成的触
发器逻辑符号，如图5.1.2(a)、 Q Q
(b)所示。
SR
QQ SR
2． 基本特点
(a) 与非门 (b) 或非门
基本RS触发器是一 图5.1.2 基本RS触发器逻辑符号

数电第5章

数电第5章

第五章 触 发 器
图 5 – 7 由与非门构成的基本RS触发器
第五章 触 发 器
1. 功能描述 (1) 当Rd=1, Sd=0时，不管触发器原来处于什么状态， 其次态一定为“1”，即Qn+1=1，故触发器处于置位状态。 (2) 当Rd=0, Sd=1时，Qn+1=0，触发器处于复位状态。 (3) 当Rd=Sd=1 时，触发器状态不变，处于维持状态， 即Qn+1=Qn。 (4) 当Rd=Sd=0 时，Qn+1=Q n+1=1，破坏了触发器的正常 工作，使触发器失效。而且当输入条件同时消失时，触发 器是“0”态还是“1”态是不定的，这种情况在触发器工作 时是不允许出现的。因此使用这种触发器时， 禁止 Rd=Sd=0出现。
发生的。这种电路中没有统一的时钟脉冲。任何输入信
号的变化都可能立刻引起异步时序电路状态的变依从关系来分，又可分为米里 (Mealy)型和莫尔(Moore)型两类。米里型电路的输出是输 入变量及现态的函数，即
F (t ) f [ x(t ),Qn (t )]
器和JK触发器。在基本RS触发器的基础上， 加两个与非
门即可构成钟控RS触发器， 如图 5－10 所示。
第五章 触 发 器
图 5 – 10 钟控RS触发器
第五章 触 发 器
1. 功能描述 当CP=0时，触发器不工作，此时C、D门输出均为 1， 基本RS触发器处于保持态。此时无论R、S如何变化，均 不会改变C、D门的输出，故对状态无影响。 当CP=1 时，触发器工作，其逻辑功能如下： R=0, S=１, Qn+1=1，触发器置“1”； R=1, S=0, Q n+1=0，触发器置“0”； R=S=0, Qn+1=Qn，触发器状态不变； R=S=1, 触发器失效，工作时不允许。

第5章 触发器

第5章 触发器
6
表5-1 或非门组成的基本RS触发器的真值表
R
பைடு நூலகம்
S
Q
Q
不变 0 1 0*
触发器 状态 保持 置1 置0 不定
0 0 1 1
0 1 0 1
不变 1 0 0*
7
对于图5-1（b），可作同样分析。这种触发器是以 低电平作为输入有效信号的，在逻辑符号的输入端用小 圆圈表示低电平输入信号有效，它的真值表如表5-2所示。 由于S=R=0时出现了Q==1的状态，而且当S和R同时 撤去（变到1）后，触发器的状态将不能确定是1还是0。 因此这种情况也应当避免。
18
图5-5 开关触点抖动消除电路 图5-5不仅可以消除开关的抖动，而且从波形可以看出，此电路还可 作为手动单次脉冲产生电路使用，譬如可以应用在数字电路实验设备中。
19
5.2 D触发器
导读: 导读 在这一节中，你将学习： 在这一节中，你将学习： 电平触发与边沿触发的概念 电平触发D触发器的特点与逻辑功能 电平触发 触发器的特点与逻辑功能 边沿触发D触发器的特点与逻辑功能 边沿触发 触发器的特点与逻辑功能 异步清0与异步置 与异步置1 异步清 与异步置 集成D触发器 触发器74LS74 集成 触发器
10
2．集成基本RS触发器 ．集成基本 触发器 触发器74LS279
集成基本RS触发器74LS279的内部包含4个基 本RS触发器，输入信号均为低电平有效，其逻辑符 号和引脚图如图5-3所示，应该注意的是图中有两个 基本RS触发器具有两个输入端S1和S2，这两个输入 端的逻辑关系为与逻辑，每个基本RS触发器只有一 个Q输出端。
21
图5-6 D触发器
22
R=D
当CP=1时，将 S = D ，R = D ，代入钟控RS 时 代入钟控 触发器的特性方程（ ），即得到 触发器的特性方程（5.2.1），即得到 触发器的特 ），即得到D触发器的特 性方程为： 性方程为：

第五章 触发器

第五章 触发器

图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP

D

Q

n
Q n 1

0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法

第5章-触发器

第5章-触发器

JK 00 01 10 11
Qn+1 Qn 0 1 Qn
CP
在CP上升沿时,接受J、K 信息,Q不变化
在CP下降沿时,根据接受 到旳J、K信息，Q变化
主从型J－K触发器工作波形图举例
J K Qn+1
CP
0 0 Qn
01 0
J
10 1
1 1 Qn
K
CP
接受JK 信号
Q Q状态 转变
0
置1 清0 翻转 翻转
2、触发器功能表
CP R S Q n+1 1 0 0 Qn 1 01 1
阐明 保持 置1
1 1 0 0 清0
&
&
1 1 1 不定 防止
R
R、S
控制端
CP
S
CP: 时钟脉冲
(Clock Pulse)
0 Qn 保持
3、逻辑符号
Q
Q
R
S
R CP S
4、特征方程
Qn+1=S+RQn SR=0（约束条件）
• 主从触发器旳特点 由两个触发器构成（主触发器和从触发器） 触发方式：主从触发方式（上升沿接受，下降沿触发）
5.4.1 主从RS触发器
1、构造：两个同步RS触发器构成，主从两触发器时钟脉冲反相 2、原理：CP：主触发器输入暂存，CP：从触发器封锁，保持原 状态；时钟后沿出现后从触发器接受主触发器信号而主触发器被 封锁。 3、优点：防止空翻现象 4、缺陷：CP高电平期间受R、S变化旳影响会造成误动作
指R、S从01或10变成11时,输出端状态不变
R-S触发器真值表
Q 1
&
01 RD
Q 1

第5章 触发器

第5章 触发器
Q=1时，CP=1期间，主触置0，CP=0后，从触置0。
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0

5、触发器

5、触发器
R D = 1， D = 0 S
RD = SD = 1
0
１
RD = 1 SD =
D锁存器的定时图 74HC/HCT373: 8D锁存器 4.典型集成电路
5.3 触发器的电路结构和工作原理
E 锁存器：（高）电平响应 锁存器在E为低电平时，不接受输入激励信号，状态保持不变； 当E为高电平时，锁存器接受输入激励信号，状态发生转移。 在E＝1且脉冲宽度较宽时，锁存器输出状态将随着输入信号 的变化出现连续不停的多次翻转。如果要求每来一个E脉冲锁
RDSD Qn 0 1 00 × × 01 0 0 11 0 1 10 1 1
图5-1-3
基本触发器卡诺图
特征方程：
由于S D和R D同时为0又同时恢复为 时，状态Q n1是不确定 1 的，所以输入信号S D和R D应满足S D R D = 1。
３、状态转移图 描述触发器状态变化及其相应输入条件的一种图形。
( 3) 当 R = 0， S = 0时，锁存器状态保持不 变，说明锁存器
具有保持功能。 ( 4) 当 R = 1， S = 1时，则Q = 0，Q = 0。
此时如果两个输入信号同时发生由0到1的变化，则会出现 所谓竞争现象。由于两个或非门的延迟时间无法确定，使得触 发器最终稳定状态也不能确定。约束条件：SR=0
存 器仅翻转一次，则对钟控信号约定电平的宽度有极其苛刻
的要求。为了避免多次翻转，必须采用其他的电路结构。 触发：在时钟脉冲作用下的电路状态刷新。 CP 上升沿触发 CP 下降沿触发
主要的三种电路结构:主从触发器、维持阻塞触发器、 利用传输延迟的触发器。
5.3.1 主从触发器
1.工作原理
主锁存器 D
1.逻辑门控D锁存器

第5章 触发器

第5章 触发器

RD
SD
D
CP
4、特性方程 、
Qn+1=D
17
5.3.3 同步JK触发器 同步JK JK触发器
2、逻辑符号 1、电路结构
Q Q
Q & RD & CP J
Q & SD &
J 0 0 1 1 J CP K
3、功能表
K 0 1 0 1 Qn+1 Qn 0 1 Qn 说明 保持 置0 置1 翻转
K
4、特性方程 Qn+1=JQn+KQn Qn
CP J K
Q
Q
5.5 边沿触发器
• 特点：次态仅取决于CP上升沿或者下降沿 特点：次态仅取决于 上升沿或者下降沿 到达前瞬间的输入状态。 到达前瞬间的输入状态。 • 优点：可靠性高，抗干扰能力强，无空翻 优点：可靠性高，抗干扰能力强， 维持阻塞触发器（上升沿触发） 维持阻塞触发器（上升沿触发） • 分类 负边沿触发器（下降沿触发） 负边沿触发器（下降沿触发）
主从JK JK触发器 5.4.2 主从JK触发器
1、结构：将主从RS触发器的 、S端分别与 、Q端相 、结构：将主从 触发器的 触发器的R、 端分别与 端分别与Q、 端相 再分别从G7、 引出 引出J、 输入端 输入端。 连，再分别从 、G8引出 、K输入端。 2、特性方程：Qn+1=JQn+KQn（与JK触发器相同） 、特性方程： 触发器相同） 触发器相同
R-S触发器真值表（特性表） 触发器真值表（特性表） 触发器真值表 RD Q 0 & 1 RD 1 0 Q 1 & 0 SD 0 1 1 0 SD 1 0 1 0 Q 0 1 Q 1(复位 复位) 复位 0(置位 置位)

数字电子技术基础第五章触发器

数字电子技术基础第五章触发器

S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10

数字电子技术基础第5章锁存器与触发器PPT课件

数字电子技术基础第5章锁存器与触发器PPT课件
按结构分类
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。

数字电子技术第5章触发器自测练习与习题

数字电子技术第5章触发器自测练习与习题

数字电子技术第5章触发器自测练习与习题第5章触发器5.1RS触发器自测练习1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。

（a）置位（b）复位（c）不变2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。

（a）保持（b）复位（c）置位3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。

（a）Q=0，Q=1（b）Q=1，Q=0（c）Q=1，Q=1（d）Q=0，Q=0（e）状态不确定4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。

（a）Q=0，Q=1（b）Q=1，Q=0（c）Q=1，Q=1（d）Q=0，Q=0（e）状态不确定5．基本RS触发器74LS279的输入信号是（）有效。

（a）低电平（b）高电平6．触发器引入时钟脉冲的目的是（）。

（a）改变输出状态（b）改变输出状态的时刻受时钟脉冲的控制。

7．与非门构成的基本RS触发器的约束条件是（）。

（a）S+R=0（b）S+R=1（c）SR=0（d）SR=18．钟控RS触发器的约束条件是（）。

（a）S+R=0（b）S+R=1（c）SR=0（d）SR=19．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。

（a）或（b）与（c）与非（d）异或10．触发器的输出状态是指（）。

（a）Q（b）Q答案：1．c2．c3．d4．c5．A6．b7．b8．c9．b10．a5.2D触发器自测练习1．要使电平触发D触发器置1，必须使D=（）、CP=（）。

2．要使边沿触发D触发器直接置1，只要使SD＝（）、RD＝（）即可。

3．对于电平触发的D触发器或D锁存器，（）情况下Q输出总是等于D输入。

4．对于边沿触发的D触发器，下面（）是正确的。

（a）输出状态的改变发生在时钟脉冲的边沿（b）要进入的状态取决于D输入（c）输出跟随每一个时钟脉冲的输入（d）（a）（b）和（c）5．“空翻”是指（）。

5 第五章触发器Flip-Flop解读

5 第五章触发器Flip-Flop解读

1
1 1
0
1 1
1
0 1
0 1
1 1
0 X
0 X
Q
n 1
S RQ
考虑到要避免不定状态发生，（即R、S不能同时为1）故加上一个 约束条件：SR=0。所以，基本RS触发器的逻辑函数表达式（特征 方程）为：
Q S RQ SR 0
n 1
与基本RS触发器完全相同
下面，我们分析一下同步RS触发器的波形。P277
若SR=11，则G3和G4均输出0，触发器不定。
因此，可得出同步RS触发器的功能表：P276
S
S R Qn+1
R 0
0 1
Q 0
1 0
Qn+1 0
1 0 0 1 1 X X 置1 不定 清0 保持
0
0 0
0
0 1 1
0
1 0 1
保持
清0 置1 不定
0
1
1
0
1
0
R、S均为高电平有效，分 别称为：复位端和置位端 进一步得出真值表 再由真值表填卡诺图
n 1
两式若要相等，则必有：
D T Q TQ T Q
作图得：
⑥用D触发器实现T’触发器功能。
分析：D触发器是现有触发器，而T’触发器为待求。
先作出T触发器，再令T为1即得T’触发器。 解：利用上题结论得：
⑦用T触发器实现JK触发器功能。
分析：T触发器是现有触发器，而JK触发器为待求。
常用触发器
1、基本RS触发器
①电路组成和逻辑符号 基本RS触发器有两种：由与非门构成的和由或非门构成的。 我们以前者为例：
输出端在正常情形下应是完全相反的两种逻辑状态，即两个稳态。

5-第五章触发器Flip-Flop解析

5-第五章触发器Flip-Flop解析

称为：不定状态。
此情形应尽量避免。
因此我们得到了基本RS触发器的功能表如下：
S
R
Q
0
0 不定
0
1 置1
1
0 清0
1
1 保持
S 和 R 均为低电平有效，故： S 称为：置1输入端或置位输入端 R 称为：清0输入端或复位输入端
如果我们规定触发器原来的状态称为“现态”（用Qn表示，简记为
Q），将触发器由于输入值的影响后的输出状态称为“次态”（用 Qn+1
将输入值代入特征方程得：
Qn1 TQ T Q 0 Q 0 Q Q
Qn1 TQ T Q 1 Q 1 Q Q
真值表 TQ 00 01 10 11
Qn+1
0 保持 1
1 翻转 0
状态图
6、T’触发器 将T触发器的T端接高电平即为T’触发器。 T’触发器的特征方程为：
Qn1 TQ T Q 1 Q 1 Q Q
1
1Q Q
B）当S=0，R=1时（即S 1, R 0）
1 1
11 1 0 可以保证门1的输出值为0。
Q
0
可以保证门2的输出值为1
0Q 0 1
此时，触发器的Q端始终输出低电平0，称为：触发器复位或触发器
清0。
C）当S=1，R=0时（即S 0, R 1）
0Q 0 1
0
可以保证门1的输出值为1。
1 翻转 反过来使用，即： 当触发器状态保持时，T＝0 当触发器状态翻转时，T＝1
1101 1
填卡诺图，化简得：
1110 1
0 01 0 1 01 1
作图得：
Qn1 J Q KQ
⑧用T触发器实现D触发器功能。 分析：T触发器是现有触发器，而D触发器为待求。 所以应求出用D来表示T的表达式。 解：比较两种触发器的特征方程得：

第5章 边沿触发器

第5章 边沿触发器
CP G1 D TG1
1
Q' G2
1
CP Q' TG3
Q G3
1
Q G4
1
CP CP TG2 主触发器 CP 从触发器 CP
CP TG4
CP
3 ．具有直接置 端RD和直接置1端SD的CMOS边沿 触发器 具有直接置0端 和直接置 端 边沿D触发器 边沿
二、CMOS主从结构的边沿触发器 主从结构的边沿触发器
逻辑门和CMOS传输门组成主从 触发器。 传输门组成主从D触发器 1．电路结构:由CMOS逻辑门和 电路结构: 逻辑门和 传输门组成主从 触发器。
CP G1 D TG 1
1
Q' G2
1
CP Q' TG 3
Q G3
1
Q G4
1
CP CP TG 2 主触发器 CP 从触发器 CP
工作原理 Q 0 1 Q 1 置1维持线 0 初态Q=0 A & & B 当CP=0, D=C=1 状态不变 RD 1 1 SD 置0阻塞线 1 1 0 假定CP↑到来： [D]=1 E=0,F=1 C & & D 使D=0 Q由0→1 ↑0 D=0,保证F=1,维持D=0,维 ☆ D=0, 0 1 持Q=1, /Q=0。所以把D门输出 E & & F 连到F门反馈线叫置1维持线。 F 1 [D] ☆D门输出到C门输入反馈线叫置0阻塞线。保证C D=0 门不输出0脉冲。 ☆由于置0维持线和置1阻塞线的作用，使触发器被置1 后，在CP=1期间状态维持不变。假如输入[D]此时有变 化，（由1→0）对触发器状态无影响。 用同样分析方法，可以分析[D]=0时，触发器工作过程。
CP TG 4
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第五章 触发器
(二)维持－阻塞型 D触发器。 5.3.2
Q Q
e
f
c
d CP
a
D
b
图5.3.5
第五章 触发器
Q
Q e f
不变
*工作原理(略）：
CP=0时： Q保持不变
1 c
1
d D
D
a b
0 CP
1
D
1
第五章 触发器
D Q e D c f
D Q
*工作原理：
CP由0变成1时： Q=D （CP由0变成 1瞬间的）
第五章 触发器
总结：
1.按结构 基本锁存器 电路简单；无控制端
触发器
随时钟动作，抗干扰能力强；
第五章 触发器
2.按逻辑功能分
RS触发器
JK触发器 D触发器
Q
n 1
S RQ
n
n
RS 0
n
Q
n 1
J Q KQ
Q
Q
n 1
D
T Q TQ
n n
T触发器
n 1
第五章 触发器
D
d D
CP
D
a b
D
第五章 触发器
Q
Q e f 0 1 c
*工作原理：
CP=1时： 由上页分析，c,d 为互补输出
D无法输出到Q。 Q保持不变
维持－阻塞型 D触发器。 置0维持 置1阻塞线
aa
D=0 D=1
置 0 阻 塞 线
d
1 CP
b
D
置1维持线
第五章 触发器
D触发器
(1)特性方程 Qn+1=D (2)触发方式：边沿触发（在CP脉冲的上升沿到来前一 瞬间接收信号，在CP上升沿到来时产生状态转换。 ）
触发器逻辑功能的转换 (一)意义：
§5.2
5.4.5
（1）市售多为JK、D触发器。 （2）转换方法有普遍性。 (二) 方法： 1）写出目标器件的特性方程 2）写出原始器件的特性方程 3）两方程联立得出原始器件输入信号的关系式
注意：功能可转换，但触发方式不能。
第五章 触发器
(三) 转换举例： 1、 J-K触发器转换为D触发器 Qn+1=D=D( Qn+ Qn) =D Qn+ DQn Qn+1=J Qn+K Qn 令J=D
•
Q
RD
&
•
Q
图5.2.5
主要用于各种触发器置/复位
第五章 触发器
输入RD=0, SD=1时 1 0
输入RD=1, SD=0时
Q
Q
Q
0
1
& b
Q
& a
& b
0
& a 1 1
R
D
0
R
D
1
SD
1
0
SD
0
输出： Q 0
Q 1
输出： Q 1 Q 0
第五章 触发器
输入RD=1, SD=1时 若原状态： Q
J, K Q m
1 ） 电 路 组 成 及 工 作 原 理
从
CP＝0时：主锁存器封 锁，从锁存器打开 。
Qm Qn
主
动作特点： F主、F从轮流工作。
第五章 触发器
2)触发方式（脉冲触发）
主从结构的触发器采用双节拍工作方式：
第一节拍：CP=1期间，主锁存器状态随输入信号变 化， 从锁存器状态不变。 第二节拍：CP下降沿到来时（由1变0时），主锁存器 被封锁，从锁存器按照主锁存器状态 翻转。 主从JK触发器在CP高电平期间接收信号，在CP 的下降沿 到来时，触发器的状态转换。
(3)D触发器特性表 RD Q
C1
SD
1D
Q
D 0 0 1 1
Qn 0 1 0 1
Qn+1 0 0 0 1 1 1
Qn+1跟随D
第五章 触发器
4)D触发器的状态转换图
D=0 D=1
1 0
Qn+1=D
D = 0
D = 1
第五章 触发器
例：已知上升沿触发的边沿D触发器CP和D端的波 形，试画出输出端Q的波形。设初态 Q=0
D CP 1
1J
1K
K=D 即可
第五章 触发器
2、 D触发器转换为J-K触发器 Qn+1=J Qn+K Qn 令D=J Qn+K Qn =J Qn K Qn
& &
1D Q Q
Qn+1=D
K
J
1
&
C1
CP
第五章 触发器
例. 四人抢答器电路
设计一个4人抢答电路，具体要求如下：
1. 用边沿D触发器及与非门实现。 2. 每个参赛者控制一个按钮，用按动按钮发 出抢答信号。 3. 竞赛主持人有一个开关，用于将电路复位。 4. 竞赛开始后，先按动按钮将对应的一个发 光二极管点亮，此后其他三人再按动按钮 对电路不起作用。
E
锁存器---对脉冲电平敏感的存储 电路，在特定输入脉冲电平作用下 改变状态。
E
CP
触发器---对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态。
CP
第五章 触发器
由逻辑门加上反馈电路构成，电路有两个互补的输 出端Q和Q，其中Q的状态称为锁存器和触发器的状态。
相关概念： 1)稳定工作状态（1态：Q=1，Q=0；O态：Q=0，Q=1）
Qn+1 Qn 1 0
保持
J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn
Qn+1=J Qn+K Qn
Qn+1跟随 J变化 Qn
翻转
第五章 触发器
5)状态转换图
J =X K=1
Qn+1=J Qn+K Qn
J=X K=0
1 J = 1 K=X
0
J =0 K=X
状态转换图：描述触发器的状态转换关系及转换条 件的图形称为状态图。
Q
保持！
若原状态： Q
Q
1
Q 0
0
Q 1
Q
0 0
& a
1
R
D
1 1 & b 1
Q
1 1
& a 1 1
R
0 0 & b 0 1
0
Q 0
SD
D
SD
1
输出保持原状态：
Q 1
输出保持原状态：
Q 0 Q 1
第五章 触发器
输入RD=0, SD=0时 1 1 Q Q
1 0 0 1
Q
Q
R S
2、它在某一时刻的输出状态不仅与该时 刻的输入 信号有关,还与电路原来的输出 状态有关 3、输出、输入间有反馈路径。
第五章 触发器
重点掌握：锁存使能；
§5.1 锁存器和触发器
**锁存器与触发器异同点
触发方式(翻转时刻)；功能
共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。 不同点：
第五章 触发器
集成
边沿
D触
发器
第五章 触发器
（三）T触发器（自学） 5.4
(2)T触发器特性表 RD
T Qn
Q
Qn+1
T C1 Q SD (1)符号
(3)特性方程
0 0 1 1
0 1 0 1
0 Qn 保持功能 1 1 Qn 计数功能 0
Qn+1=TQn+TQn
具有计数、分频功能
T’ 触发器：当T=1时，Qn+1=Qn
&
1
1 0
&
1 2
3
0 1
第五章 触发器
作业(五版)： 5.4.1 5.4.5 5.4.7
第五章 触发器
例：初态Q=0，画出下降沿触发主 从JK触发器在CP作用下Q端的波形。
1 2 3 4 5
特性表
CP
J K Q
J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn
第五章 触发器
习题5.4.7
CP
A
Q
第五章 触发器
集成
主从
JK 触发器
74112D
& a
10
R
D
& b
SD
SD
复位端
置位端
0 1
逻辑符号
输出：全是1
注意：当RD、SD同时由0变为1时，
翻转快的门输出变为0，另一个不得翻转。 因此，该状态为不定状态。
第五章 触发器
2、功能表（重点）
简化特性功能表 SD RD Qn+1 1 0 1 0 0 0 1 1 1 Qn 0 不定
基本RS触发器功能表 SD RD Qn 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 0 1 Qn+1 0 1 0 0 1 1 不定 不定
第五章 触发器
锁存器和触发器的分类： 基本锁存器（无使能端）
锁存器 (非严格定时)
SR、D锁存器 主从触发器 触发器 (严格定时) 维持－阻塞触发器
SR、JK、D、T触发器
第五章 触发器
一、 锁存器 5.2.1 （一）基本SR锁存器 1. 电路组成及工作原理
SD &
SD：置位端；RD：复位端 低电平有效，只能有一个 有效
1
CP
2
3
4