下载文档原格式
单片机EDA、仿真器、编程器、实验仪四合一综合开发平台概述单片机EDA、仿真器、编程器、实验仪四合一综合开发平台是广州致远电子有限公司设计的基于Keil C51集成开发环境下的DP系列单片机仿真实验仪之一，是一套功能强大、性能完美的MCU综合实验开发系统。
在DP-51PRO的基础上增加了编程器和仿真器，形成了单片机仿真器、编程器、实验仪三者俱全的综合性开发平台。
它支持全系列标准8051芯片仿真（包括最新推出的低电压V系列），并且内部集成了一个51PRO编程器，可以对单片机进行并行编程。
四合一功能：EDA、仿真器、编程器、实验仪。
参考照片TKStudy ICE仿真器TKStudy ICE仿真器采用当前最先进的HOOKS仿真技术，设计独到的仿真性能处于全球的全面领先水准，支持大多数常用80C51系列单片机。
硬件上具备高度运行稳定性/芯片兼容性。
运行频率突破HOOKS技术的极限，达到前所未有的32MHz。
可以稳定运行在2.0V以下。
软件上支持TKStudio/Keil中英文双平台，并首次在Keil公司的uVsion2/uVision3上稳定实现64K 超大容量Trace接口/4x64K代码数据覆盖/加彩运行轨迹显示/4x64K运行断点/超精密运行时间显示等多项激动人心的超级仿真功能。
EasyPRO 51通用编程器EasyPRO 51是一款用于烧写标准51系列单片机的通用编程器，为量身定做。
具有以下特点：系统工作稳定可靠，性价比高；支持大部分标准51系列单片机和串行24、25、93系列存储器的编程，共1200余种；采用串口通讯，高速波特率，使用方便、快捷；芯片编程算法经过严格测试，芯片编程安全稳定。
DP-51PRO综合实验仪DP-51PRO单片机综合仿真实验仪是基于Keil C51集成开发环境下的功能强大的单片机应用技术综合性学习、调试、开发工具，为广大单片机初学者和单片机工程师学习和提高技术水平提供了一条捷径。
广州周立功单片机科技有限公司ZLG217P64A 基于ARM® Cortex®-M3核的32位微控制器修订历史ZLG217P64A系列产品命名规则目录1.文中的缩写 (26)1.1寄存器描述表中使用的缩写列表 (26)1.2术语表 (26)1.3可用的外设 (26)2.存储器和总线构架 (27)2.1系统构架 (27)2.2存储器组织 (28)2.2.1介绍 (28)2.2.2存储器映像和寄存器编址 (28)2.3内置的SRAM (30)2.4闪存存储器概述 (30)2.5启动配置（Boot configuration） (30)3.嵌入式闪存 (32)3.1闪存主要特性 (32)3.2闪存功能描述 (32)3.2.1闪存结构 (32)3.2.2Flash写和擦除操作 (33)3.3存储保护 (37)3.3.1写保护 (37)3.3.2选项字节的写保护 (37)3.4Flash中断 (37)3.5选项字节说明 (37)3.6Flash寄存器描述 (39)3.6.1闪存访问控制寄存器（FLASH_ACR） (39)3.6.2FPEC键寄存器（FLASH_KEYR） (39)3.6.3闪存OPTKEY寄存器（FLASH_OPTKEYR） (40)3.6.4闪存状态寄存器（FLASH_SR） (40)3.6.5闪存控制寄存器（FLASH_CR） (41)3.6.6闪存地址寄存器（FLASH_AR） (42)3.6.7选项字节寄存器（FLASH_OBR） (42)3.6.8写保护寄存器（FLASH_WRPR） (42)4.CRC计算单元 (44)4.1CRC简介 (44)4.2CRC主要特征特征 (44)4.3CRC功能介绍 (44)4.4CRC寄存器 (45)4.4.1CRC数据寄存器（CRC_DR） (45)4.4.2CRC独立数据寄存器（CRC_IDR） (45)4.4.3CRC控制寄存（CRC_CTRL） (45)5.电源控制（PWR） (46)5.1电源 (46)5.1.1独立的A/D转换器供电和参考电压 (46)5.1.2电池备份区域 (46)5.1.3电压调节器 (47)5.2电源管理器 (47)5.2.1上电复位（POR）和掉电复位（PDR） (47)5.2.2可编程电压监测器（PVD） (48)5.3低功耗模式 (48)5.3.1降低系统时钟 (49)5.3.2外部时钟的控制 (49)5.3.3睡眠模式 (49)5.3.4停机模式 (50)5.3.5待机模式 (50)5.3.6低功耗模式下的自动唤醒（AWU） (51)5.4电源控制寄存器 (52)5.4.1电源控制寄存器（PWR_CR） (52)5.4.2电源控制/状态寄存器（PWR_CSR） (52)6.备份寄存器（BKP） (54)6.1BKP简介 (54)6.2BKP特征 (54)6.3BKP功能描述 (54)6.3.1侵入检测 (54)6.3.2RTC校准 (54)6.4BKP寄存器描述 (55)6.4.1备份数据寄存器x（BKP_DRx）（x = 1 ... 10）.. (55)6.4.2RTC时钟校准寄存器（BKP_RTCCR） (55)6.4.3备份控制寄存器（BKP_CR） (56)6.4.4备份控制/状态寄存器（BKP_CSR） (56)7.复位和时钟控制（RCC） (58)7.1复位 (58)7.1.1系统复位 (58)7.1.2电源复位 (58)7.1.3备份域复位 (59)7.2时钟 (59)7.2.1HSE时钟 (60)7.2.2HSI时钟 (61)7.2.3PLL (61)7.2.4LSE时钟 (61)7.2.5LSI时钟 (61)7.2.6系统时钟（SYSCLK）选择 (61)7.2.7时钟安全系统（CSS） (61)7.2.8RTC时钟 (62)7.2.9看门狗时钟 (62)7.2.10时钟输出 (62)7.3RCC寄存器堆与存储器映射描述 (63)7.3.1时钟控制寄存器（RCC_CR） (63)7.3.2时钟配置寄存器（RCC_CFGR） (64)7.3.3时钟中断寄存器（RCC_CIR） (66)7.3.4APB2外设复位寄存器（RCC_APB2RSTR） (68)7.3.5APB1外设复位寄存器（RCC_APB1RSTR） (69)7.3.6AHB外设时钟使能寄存器（RCC_AHBENR） (70)7.3.7APB2外设时钟使能寄存器（RCC_APB2ENR） (71)7.3.8APB1外设时钟使能寄存器（RCC_APB1ENR） (72)7.3.9备份域控制寄存器（RCC_BDCR） (74)7.3.10控制状态寄存器（RCC_CSR） (75)7.3.11系统配置寄存器（RCC_SYSCFG） (76)8.通用和复用功能I/O（GPIO和AFIO） (77)8.1GPIO功能描述 (77)8.1.1通用I/O（GPIO） (78)8.1.2单独的位设置或位清除 (78)8.1.3外部中断/唤醒线 (78)8.1.4复用功能 (79)8.1.5软件重新映射I/O复用功能 (79)8.1.6GPIO锁定机制 (79)8.1.7输入配置 (79)8.1.8输出配置 (80)8.1.9复用功能配置 (80)8.1.10模拟输入配置 (81)8.1.11外设的GPIO配置 (81)8.2GPIO寄存器描述 (84)8.2.1端口配置低寄存器（GPIOx_CRL）（x=A..D） (84)8.2.2端口配置高寄存器（GPIOx_CRH）（x=A..D） (84)8.2.3端口输入数据寄存器（GPIOx_IDR）（x=A..D） (85)8.2.4端口输出数据寄存器（GPIOx_ODR）（x=A..D） (85)8.2.5端口设置/清除寄存器（GPIOx_BSRR）（x=A..D） (86)8.2.6端口位清除寄存器（GPIOx_BRR）（x=A..D） (86)8.2.7端口配置锁定寄存器（GPIOx_LCKR）（x=A..D） (87)8.3复用功能I/O和调试配置（AFIO） (87)8.3.1把OSC32_IN/OSC32_OUT作为GPIO端口PC14/PC15 (87)8.3.2把OSC_IN/OSC_OUT引脚作为GPIOPD0/PD1 (87)8.3.3CAN复用功能重映射 (87)8.3.4JTAG/SWD复用功能重映射 (88)8.3.5定时器复用功能重映射 (88)8.3.6UART复用功能重映射 (89)8.3.7I2C1复用功能重映射 (89)8.3.8SPI复用功能重映射 (89)8.4AFIO寄存器描述 (90)8.4.1复用重映射和调试I/O配置寄存器（AFIO_MAPR） (90)8.4.2外部中断配置寄存器1（AFIO_EXTICR1） (91)8.4.3外部中断配置寄存器2（AFIO_EXTICR2） (91)8.4.4外部中断配置寄存器3（AFIO_EXTICR3） (92)8.4.5外部中断配置寄存器4（AFIO_EXTICR4） (93)9.中断和事件 (94)9.1嵌套向量中断控制器 (94)9.1.1系统嘀嗒（SysTick）校准值寄存器 (94)9.1.2中断和异常向量 (94)9.2外部中断/事件控制器（EXTI） (96)9.2.1主要特征 (96)9.2.2框图 (97)9.2.3唤醒事件管理 (97)9.2.4功能说明 (97)9.2.5外部中断/事件线路映像 (98)9.3EXTI寄存器描述 (100)9.3.1中断屏蔽寄存器（EXTI_IMR） (100)9.3.2事件屏蔽寄存器（EXTI_EMR） (100)9.3.3上升沿触发选择寄存器（EXTI_RTSR） (101)9.3.4下降沿触发选择寄存（EXTI_FTSR） (101)9.3.5软件中断事件寄存器（EXTI_SWIER） (102)9.3.6软件中断事件寄存（EXTI_PR） (102)10.DMA控制器（DMA） (103)10.1DMA简介 (103)10.2DMA主要特征 (103)10.3功能描述 (104)10.3.1DMA处理 (104)10.3.2仲裁器 (104)10.3.3DMA通道 (104)10.3.4可编程的数据传输宽度，对齐方式和数据大小端 (105)10.3.5错误管理 (106)10.3.6中断 (106)10.3.7DMA请求映像 (107)10.4DMA寄存器描述 (109)10.4.1DMA中断状态寄存器（DMA_ISR） (109)10.4.2DMA中断标志清除寄存器（DMA_IFCR） (109)10.4.3DMA通道x配置寄存器（DMA_CCRx）（x = 1...7）.. (110)10.4.4DMA通道x传输数量寄存器（DMA_CNDTRx）（x = 1...7）.. (111)10.4.5DMA通道x外设地址寄存器（DMA_CPARx）（x = 1...7） . (112)10.4.6DMA通道x存储器地址寄存器（DMA_CMARx）（x = 1...7） (112)11.模拟/数字转换（ADC） (113)11.1ADC介绍 (113)11.2ADC主要特征 (113)11.3ADC功能描述 (114)11.3.1ADC开关控制 (114)11.3.2通道选择 (114)11.4ADC工作模式 (115)11.4.1单次转换模式 (115)11.4.2单周期扫描模式 (115)11.4.3连续扫描模式 (116)11.4.4DMA请求 (116)11.4.5采样频率设置 (117)11.5数据对齐 (117)11.6外部触发转换 (117)11.7温度传感器 (117)11.8窗口比较器模式下AD转换结果监控 (117)11.9ADC寄存器描述 (118)11.9.1A/D数据寄存器（ADC_ADDATA） (118)11.9.2A/D 配置寄存器（ADC_ADCFG） (118)11.9.3A/D控制寄存器（ADC_ADCR） (120)11.9.4A/D通道选择寄存器（ADC_ADCHS） (122)11.9.5A/D窗口比较寄存器（ADC_ADCMPR） (122)11.9.6A/D状态寄存器（ADC_ADSTA） (123)11.9.7A/D数据寄存器（ADC_ADDR0~8） (124)12.数字/模拟转换（DAC） (124)12.1DAC简介 (124)12.2DAC主要特征 (125)12.3DAC功能描述 (126)12.3.1使能DAC通道 (126)12.3.2DAC数据格式 (126)12.3.3DAC转换 (127)12.3.4DAC输出电压 (127)12.3.5选择DAC触发 (127)12.3.6DMA请求 (128)12.3.7噪声生成 (128)12.3.8三角波生成 (129)12.4双DAC通道转换 (130)12.4.1无波形生成的独立触发 (130)12.4.2带相同LFSR生成的独立触发 (130)12.4.3带不同LFSR生成的独立触发 (130)12.4.4带相同三角波生成的独立触发 (131)12.4.5带不同三角波生成的独立触发 (131)12.4.6同时软件启动 (131)12.4.7不带波形生成的同时触发 (131)12.4.8带相同LFSR生成的同时触发 (131)12.4.9带不同LFSR生成的同时触发 (132)12.4.10带相同三角波生成的同时触发 (132)12.4.11带不同三角波生成的同时触发 (132)12.5DAC寄存器 (133)12.5.1DAC控制寄存器（DAC_CR） (133)12.5.2DAC软件触发寄存器（DAC_SWTRIGR） (135)12.5.3DAC通道1的12位右对齐数据保持寄存器（DAC_DHR12R1） (136)12.5.4DAC通道1的12位左对齐数据保持寄存器（DAC_DHR12L1） (136)12.5.5DAC通道1的8位右对齐数据保持寄存器（DAC_DHR8R1） (136)12.5.6DAC通道2的12位右对齐数据保持寄存器（DAC_DHR12R2） (137)12.5.7DAC通道2 的12 位左对齐数据保持寄存器（DAC_DHR12L2） (137)12.5.8DAC通道2 的8 位右对齐数据保持寄存器（DAC_DHR8R2） (138)12.5.9双DAC的12 位右对齐数据保持寄存器（DAC_DHR12RD） (138)12.5.10双DAC的12 位左对齐数据保持寄存器（DAC_DHR12LD） (139)12.5.11双DAC的8 位右对齐数据保持寄存器（DAC_DHR8RD） (139)12.5.12DAC通道1 数据输出寄存器（DAC_DOR1） (140)12.5.13DAC通道2 数据输出寄存器（DAC_DOR2） (140)13.高级控制定时器（TIM1） (141)13.1TIM1简介 (141)13.2主要特征 (141)13.3功能描述 (142)13.3.1时基单元 (142)13.3.2计数模式 (143)13.3.3重复计数器 (151)13.3.4时钟选择 (151)13.3.5捕捉/比较通道 (154)13.3.6输入捕捉模式 (156)13.3.7PWM输入模式 (156)13.3.8强制输出模式 (157)13.3.9输出比较模式 (157)13.3.10PWM模式 (158)13.3.11互补输出和死区插入 (160)13.3.12使用刹车功能 (162)13.3.13在外部事件时清除OCxREF信号 (163)13.3.14产生六步PWM输出 (164)13.3.15单脉冲模式 (165)13.3.16编码器接口模式 (166)13.3.17定时器输入异或功能 (168)13.3.18与霍尔传感器的接口 (168)13.3.19TIMx定时器和外部触发的同步 (170)13.3.20定时器同步 (172)13.4寄存器描述 (173)13.4.1控制寄存器1（TIMx_CR1） (173)13.4.2控制寄存器2（TIMx_CR2） (174)13.4.3从模式控制寄存器（TIMx_SMCR） (175)13.4.4DMA/中断使能寄存器（TIMX_DIER） (177)13.4.5状态寄存器（TIMx_SR） (178)13.4.6事件产生寄存器（TIMx_EGR） (180)13.4.7捕捉/比较模式寄存器1（TIMx_CCMR1） (180)13.4.8捕捉/比较模式寄存器2（TIMx_CCMR2） (183)13.4.9捕捉/比较使能寄存器（TIMx_CCER） (185)13.4.10计数器（TIMx_CNT） (186)13.4.11预分频器（TIMx_PSC） (187)13.4.12自动装载寄存器（TIMx_ARR） (187)13.4.13重复计数寄存器（TIMx_RCR） (187)13.4.14捕获/比较寄存器1（TIMx_CCR1） (189)13.4.15捕获/比较寄存器2（TIMx_CCR2） (189)13.4.16捕获/比较寄存器3（TIMx_CCR3） (190)13.4.17捕获/比较寄存器4（TIMx_CCR4） (190)13.4.18刹车和死区寄存器（TIMx_BDTR） (191)13.4.19DMA控制寄存器（TIMx_DCR） (192)13.4.20连续模式的DMA地址（TIMx_DMAR） (192)14.通用定时器（TIMX） (194)14.1TIMx简介 (194)14.2TIMx主要功能 (194)14.3TIMX功能描述 (195)14.3.1时基单元 (195)14.3.2计数模式 (196)14.3.3时钟选择 (203)14.3.4捕捉/比较通道 (206)14.3.5输入捕捉模式 (207)14.3.6PWM输入模式 (208)14.3.8输出比较模式 (208)14.3.9PWM模式 (209)14.3.10单脉冲模式 (211)14.3.11在外部事件时清除OCxREF信号 (212)14.3.12编码器接口模式 (213)14.3.13定时器输入异或功能 (215)14.3.14定时器和外部触发的同步 (216)14.3.15定时器同步 (218)14.3.16调试模式 (222)14.4TIMx寄存器描述 (222)14.4.1控制寄存器1（TIMx_CR1） (222)14.4.2控制寄存器2（TIMx_CR2） (224)14.4.3从模式控制寄存器（TIMx_SMCR） (224)14.4.4DMA/中断使能寄存器（TIMX_DIER） (227)14.4.5状态寄存器（TIMx_SR） (227)14.4.6事件产生寄存器（TIMx_EGR） (228)14.4.7捕捉/比较模式寄存器1（TIMx_CCMR1） (229)14.4.8捕捉/比较模式寄存器2（TIMx_CCMR2） (232)14.4.9捕捉/比较使能寄存器（TIMx_CCER） (233)14.4.10计数器（TIMx_CNT） (235)14.4.11预分频器（TIMx_PSC） (235)14.4.12自动装载寄存器（TIMx_ARR） (235)14.4.13捕获/比较寄存器1（TIMx_CCR1） (236)14.4.14捕获/比较寄存器2（TIMx_CCR2） (236)14.4.15捕获/比较寄存器3（TIMx_CCR3） (237)14.4.16捕获/比较寄存器4（TIMx_CCR4） (237)14.4.17DMA控制寄存器（TIMx_DCR） (238)14.4.18连续模式的DMA地址（TIMx_DMAR） (238)15.实时时钟（RTC） (239)15.1RTC简介 (239)15.2主要特征 (239)15.3.1概述 (239)15.3.2复位过程 (240)15.3.3读RTC寄存器 (240)15.3.4配置RTC寄存器 (240)15.3.5RTC标志的设置 (241)15.4RTC寄存器描述 (241)15.4.1RTC控制寄存器高位（RTC_CRH） (241)15.4.2RTC 控制寄存器低位（RTC_CRL） (243)15.4.3RTC 预分频装载寄存器（RTC_PRLH/RTC_PRLL） (244)15.4.4RTC 预分频器分频因子寄存器（RTC_DIVH/RTC_DIVL） (244)15.4.5RTC计数器寄存器（RTC_CNTH/RTC_CNTL） (245)15.4.6RTC 闹钟寄存器（RTC_ALRH/RTC_ALRL） (245)16.独立看门狗（IWDG） (247)16.1IWDG简介 (247)16.2IWDG主要性能 (247)16.3IWDG功能描述 (247)16.3.1硬件看门狗 (248)16.3.2寄存器访问保护 (248)16.3.3调试模式 (248)16.4IWDG寄存器描述 (248)16.4.1键寄存器（IWDG_KR） (248)16.4.2预分频寄存器（IWDG_PR） (249)16.4.3重装载寄存器（IWDG_RLR） (249)16.4.4状态寄存器（IWDG_SR） (249)17.窗口看门狗（WWDG） (251)17.1WWDG简介 (251)17.2WWDG主要特征 (251)17.3WWDG功能描述 (251)17.4如何编写看门狗超时程序 (252)17.5调试模式 (252)17.6WWDG寄存器描述 (253)17.6.1控制寄存器（WWDG_CR） (253)17.6.2配置寄存器（WWDG_CFR） (253)17.6.3状态寄存器（WWDG_SR） (254)18.串行外设接口（SPI） (255)18.1SPI简述 (255)18.2主要特征 (255)18.3SPI功能描述 (255)18.3.1概述 (255)18.3.2SPI从模式 (258)18.3.3SPI主模式 (259)18.3.4状态标志 (259)18.3.5波特率设置 (260)18.3.6利用DMA的SPI通信 (260)18.4寄存器堆和存储器映射描述 (260)18.4.1发送数据寄存器（SPI_TXREG） (260)18.4.2接收数据寄存器（SPI_RXREG） (261)18.4.3当前状态寄存器（SPI_CSTAT） (261)18.4.4中断状态寄存器（SPI_INTSTAT） (262)18.4.5中断使能寄存器（SPI_INTEN） (263)18.4.6中断清除寄存器（SPI_INTCLR） (263)18.4.7全局控制寄存器（SPI_GCTL） (264)18.4.8通用控制寄存器（SPI_CCTL） (265)18.4.9波特率发生器（SPI_SPBRG） (266)18.4.10接收数据个数寄存器（SPI_RXDNR） (266)18.4.11从机片选寄存器（SPI_NSSR） (266)18.4.12数据控制寄存器（SPI_EXTCTL） (267)19.I2C接口 (267)19.1I2C简介 (267)19.2I2C主要特征 (267)19.3I2C协议 (268)19.3.1起始和停止条件 (268)19.3.2从机寻址协议 (268)19.3.3发送和接收协议 (269)19.3.4起始字节传输协议 (270)19.3.5发送缓冲管理以及起始、停止和重复起始条件产生 (270)19.3.6多个主机仲裁 (271)19.3.7时钟同步 (272)19.4I2C工作模式 (272)19.4.1从模式 (273)19.4.2主模式 (275)19.4.3I2C中止传输 (277)19.5利用DMA通信 (277)19.6I2C中断 (277)19.7I2C寄存器描述 (278)19.7.1I2C控制寄存器（IC_CON） (278)19.7.2I2C目标地址寄存器（IC_TAR） (280)19.7.3I2C从机地址寄存器（IC_SAR） (281)19.7.4I2C数据命令寄存器（IC_DATA_CMD） (281)19.7.5标准模式I2C时钟高电平计数寄存器（IC_SS_SCL_HCNT） (281)19.7.6标准模式I2C时钟低电平计数寄存器（IC_SS_SCL_LCNT） (282)19.7.7快速模式I2C时钟高电平计数寄存器（IC_FS_SCL_HCNT） (283)19.7.8快速模式I2C时钟低电平计数寄存器（IC_FS_SCL_LCNT） (283)19.7.9I2C中断状态寄存器（IC_INTR_STAT） (283)19.7.10I2C中断屏蔽寄存器（IC_INTR_MASK） (283)19.7.11I2C RAW中断寄存器（IC_RAW_INTR_STAT） (284)19.7.12I2C接收阈值（IC_RX_TL） (285)19.7.13I2C发送阈值（IC_TX_TL） (285)19.7.14I2C组合和独立中断清除寄存器（IC_CLR_INTR） (285)19.7.15I2C清除RX_UNDER中断寄存器（IC_CLR_RX_UNDER） (286)19.7.16I2C清除RX_OVER中断寄存器（IC_CLR_RX_OVER） (286)19.7.17I2C清除TX_OVER中断寄存器（IC_CLR_TX_OVER） (286)19.7.18I2C清除RD_REQ中断寄存器（IC_CLR_RD_REQ） (286)19.7.19I2C清除TX_ABRT中断寄存器（IC_CLR_TX_ABRT） (287)19.7.20I2C清除RX_DONE中断寄存器（IC_CLR_RX_DONE） (288)19.7.21I2C清除ACTIVITY中断寄存器（IC_CLR_ACTIVITY） (288)19.7.22I2C清除STOP_DET中断寄存器（IC_CLR_STOP_DET） (289)19.7.23I2C清除START_DET中断寄存器（IC_CLR_START_DET） (289)19.7.24I2C清除GEN_CALL中断寄存器（IC_CLR_GEN_CALL） (289)19.7.25I2C使能寄存器（IC_ENABLE） (289)19.7.26I2C状态寄存器（IC_STATUS） (290)19.7.27I2C发送缓冲水平寄存器（IC_TXFLR） (290)19.7.28I2C接收缓冲水平寄存器（IC_RXFLR） (291)19.7.29I2C SDA保持时间寄存器（IC_SDA_HOLD） (291)19.7.30I2C DMA控制寄存器（IC_DMA_CR） (291)19.7.31I2C SDA建立时间寄存器（IC_SDA_SETUP） (292)19.7.32I2C广播呼叫ACK寄存器（IC_ACK_GENERAL_CALL） (292)20.通用异步收发器（UART） (293)20.1UART简介 (293)20.2UART主要特征 (293)20.3UART功能概述 (293)20.3.1UART 特性描述 (294)20.3.2发送器 (294)20.3.3接收器 (296)20.3.4分数波特率发生器 (296)20.3.5采样 (298)20.3.6校验控制 (299)20.3.7硬件流控制 (299)20.3.8利用DMA通信 (300)20.4UART中断请求 (300)20.5UART寄存器描述 (301)20.5.1UART发送数据寄存器（UART_TDR） (301)20.5.2UART接收数据寄存器（UART_RDR） (301)20.5.3UART当前状态寄存器（UART_CSR） (302)20.5.4UART中断状态寄存器（UART_ISR） (302)20.5.5UART 中断使能寄存器（UART_IER） (303)20.5.6UART 中断清除寄存器（UART_ICR） (303)20.5.7UART 全局控制寄存器（UART_GCR） (304)20.5.8UART 通用控制寄存器（UART_CCR） (305)20.5.9UART 波特率寄存器（UART_BRR） (306)20.5.10UART 分数波特率寄存器（UART_FRA） (306)21.器件电子签名 (307)21.1存储器容量寄存器 (307)21.1.1产品唯一身份标识寄存器（96位） (307)22.调试支持（DBG） (309)22.1概述 (309)22.2SWJ调试端口（serial wire and JTAG） (309)22.2.1JTAG-DP和SW-DP切换的机制 (310)22.3引脚分布和调试端口脚 (310)22.3.1SWJ调试端口脚 (310)22.3.2灵活的SWJ-DP脚分配 (311)22.3.3JTAG脚上的内部上拉和下拉 (312)22.3.4利用串行接口并释放不用的调试脚作为普通I/O口 (312)22.4ZLG217P64Ax JTAG TAP 连接 (313)22.5ID 代码和锁定机制 (313)22.5.1微控制器设备ID编码 (313)22.5.2边界扫描TAP JTAG ID编码 (315)22.5.3CPU JTAG TAP (315)22.5.4Cortex JEDEC-106 ID代码 (315)22.6JTAG调试端口 (315)22.7SW调试端口 (317)22.7.1SW协议介绍 (317)22.7.2SW协议序列 (317)22.7.3SW-DP状态机（Reset，idle states，ID code） (318)22.7.4DP和AP读/写访问 (318)22.7.5SW-DP寄存器 (318)22.7.6SW-AP寄存器 (319)22.8MCU调试模块（MCUDBG） (319)22.8.1低功耗模式的调试支持 (319)22.8.2支持定时器、看门狗 (319)22.8.3调试MCU配置寄存器 (319)23.免责声明 (320)图片目录图1. ZLG217P64Ax系统架构 (27)图2. 编程流程 (34)图3. Flash寄存器页擦除流程 (35)图4. Flash寄存器整片擦除流程 (36)图5. CRC计算单元框图 (44)图6. 电源框图 (46)图7. 上电复位和掉电复位的波形图 (47)图8. PVD的门限 (48)图9. 复位电路 (58)图10. 时钟树 (59)图11. HSE/LSE时钟源 (60)图12. I/O端口位的基本结构 (77)图13. 输入浮空/上拉/下拉配置 (79)图14. 输出配置 (80)图15. 复用功能配置 (81)图16. 高阻抗的模拟输入配置 (81)图17. 外部中断/事件控制器框图 (97)图18. 外部中断通用I/O映像 (98)图19. DMA框图 (103)图20. 外设DMA请求映射 (108)图21. AD框图 (114)图22. 单次转换模式时序图 (115)图23. 单周期扫描下使能通道转换时序图 (116)图24. 连续扫描模式使能通道转换时序图 (116)图25. 数据对齐方式 (117)图26. DAC通道模块框图 (125)图27. 单DAC通道模式的数据寄存 (126)图28. 双DAC 通道模式的数据寄存器 (127)图29. TEN =0触发关闭时转换的时间框图 (127)图30. DAC LFSR寄存器算法 (128)图31. 带LFSR波形生成的DAC转换（使能软件触发） (129)图32. DAC三角波生成 (129)图33. 带三角生成的DAC转换（使能软件触发） (130)图34. 高级控制定时器框图 (142)图35. 当预分频器的参数从1变到2时，计数器的时序图 (143)图36. 当预分频器的参数从1变到4时，计数器的时序图 (143)图37. 计数器时序图，内部时钟分频因子为1 (144)图38. 计数器时序图，内部时钟分频因子为2 (144)图39. 计数器时序图，内部时钟分频因子为4 (145)图40. 计数器时序图，内部时钟分频因子为N (145)图41. 计数器时序图，当ARPE=0时的更新事件（TIMx_ARR没有预装入） (145)图42. 计数器时序图，当ARPE=1时的更新事件（预装入了TIMx_ARR） (146)图43. 计数器时序图，内部时钟分频因子为1 (147)图44. 计数器时序图，内部时钟分频因子为2 (147)图45. 计数器时序图，内部时钟分频因子为4 (147)图46. 计数器时序图，内部时钟分频因子为N (148)图47. 计数器时序图，当没有使用重复计数器时的更新事件 (148)图48. 计数器时序图，内部时钟分频因子为1，TIMx_ARR=0x6 (149)图49. 计数器时序图，内部时钟分频因子为2 (149)图50. 计数器时序图，内部时钟分频因子为4，TIMx_ARR=0x36 (149)图51. 计数器时序图，内部时钟分频因子为N (150)图52. 计数器时序图，ARPE=1时的更新事件（计数器下溢） (150)图53. 计数器时序图，ARPE=1时的更新事件（计数器溢出） (150)图54. 不同模式下更新速率的例子，及TIMx_RCR的寄存器设置 (151)图55. 一般模式下的控制电路，内部时钟分频因子为1 (152)图56. TI2外部时钟连接例子 (152)图57. 外部时钟模式1下的控制电路 (153)图58. 外部触发输入框图 (153)图59. 外部时钟模式2下的控制电路 (154)图60. 捕获/比较通道（如：通道1输入部分） (154)图61. 捕获/比较通道1的主电路 (155)图62. 捕获/比较通道的输出部分（通道1至3） (155)图63. 捕获/比较通道的输出部分（通道4） (155)图64. PWM输入模式时序 (157)图65. 输出比较模式，翻转OC1 (158)图66. 边沿对齐的PWM波形（ARR=8） (159)图67. 中央对齐的PWM波形（APR=8） (160)图68. 带死区插入的互补输出 (161)图69. 死区波形延迟大于负脉冲 (161)图70. 死区波形延迟大于正脉冲 (161)图71. 响应刹车的输出 (163)图72. 清除TIMx的OCxREF (164)图73. 产生六步PWM，使用COM的例子（OSSR=1） (165)图74. 单脉冲模式的例子 (166)图75. 编码器模式下的计数器操作实例 (168)图76. IC1FP1反相的编码器接口模式实例 (168)图77. 霍尔传感器接口的实例 (170)图78. 复位模式下的控制电路 (171)图79. 门控模式下的控制电路 (171)图80. 触发器模式下的控制电路 (172)图81. 外部时钟模式2＋触发模式下的控制电路 (172)图82. 通用定时器框图 (195)图83. 当预分频器的参数从1变到2时，计数器的时序图 (196)图84. 当预分频器的参数从1变到4时，计数器的时序图 (196)图85. 计数器时序图，内部时钟分频因子为1 (197)图86. 计数器时序图，内部时钟分频因子为2 (197)图87. 计数器时序图，内部时钟分频因子为4 (197)图88. 计数器时序图，内部时钟分频因子为N (198)图89. 计数器时序图，当ARPE=0时的更新事件（TIMx_ARR没有预装入） (198)图90. 计数器时序图，当ARPE=1时的更新事件（预装入了TIMx_ARR） (198)图91. 计数器时序图，内部时钟分频因子为1 (199)图92. 计数器时序图，内部时钟分频因子为2 (199)图93. 计数器时序图，内部时钟分频因子为4 (200)图94. 计数器时序图，内部时钟分频因子为N (200)图95. 计数器时序图，当没有使用重复计数器时的更新事件 (200)图96. 计数器时序图，内部时钟分频因子为1，TIMx_ARR=0x6 (201)图97. 计数器时序图，内部时钟分频因子为2 (201)图98. 计数器时序图，内部时钟分频因子为4，TIMx_ARR=0x36 (202)图99. 计数器时序图，内部时钟分频因子为N (202)图100. 计数器时序图，ARPE=1时的更新事件（计数器下溢） (202)图101. 计数器时序图，ARPE=1时的更新事件（计数器溢出） (203)图102. 一般模式下的控制电路，内部时钟分频因子为1 (203)图103. TI2外部时钟连接例子 (204)图104. 外部时钟模式1下的控制电路 (204)图105. 外部触发输入框图 (205)图106. 外部时钟模式2下的控制电路 (205)图107. 捕获/比较通道（如：通道1输入部分） (206)图108. 捕获/比较通道1的主电路 (206)图109. 捕获/比较通道的输出部分（通道1） (207)图110. PWM输入模式时序 (208)图111. 输出比较模式，翻转OC1 (209)图112. 边沿对齐的PWM波形（ARR=8） (210)图113. 中央对齐的PWM波形（APR=8） (211)图114. 单脉冲模式的例子 (212)图115. 清除TIMx的OCxREF (213)图116. 编码器模式下的计数器操作实例 (214)图117. IC1FP1反相的编码器接口模式实例 (214)图118. 复位模式下的控制电路 (216)图119. 门控模式下的控制电路 (217)图120. 触发器模式下的控制电路 (217)图121. 外部时钟模式2 + 触发模式下的控制电路 (218)图122. 主/从定时器的例子 (218)图123. 定时器1的OC1REF控制定时器2 (219)图124. 通过使能定时器1可以控制定时器2 (220)图125. 使用定时器1的更新触发定时器2 (220)图126. 利用定时器1的使能触发定时器2 (221)图127. 使用定时器1的TI1输入触发定时器1和定时器2 (222)图128. 实时时钟方框图 (240)图129. RTC秒和闹钟波形图示例，PR=0003，ALARM=00004 (241)图130. RTC溢出波形图示例，PR=0003 (241)图131. 独立看门狗框图 (247)图132. 看门狗框图 (251)图133. 窗口看门狗时序图 (252)图134. SPI 框图 (256)图135. 单主和单从应用 (257)图136. 数据时钟时序图 (258)图137. 起始和停止条件 (268)图138. 7位的地址格式 (268)图139. 10位的地址格式 (269)图140. 主发送协议 (269)图141. 主接收协议 (270)图142. 起始字节传输 (270)图143. IC_DATA_CMD寄存器 (271)图144. 主发送- Tx FIFO为空 (271)图145. 主接收- Tx FIFO为空 (271)图146. 多个主机仲裁 (272)图147. 多个主机时钟同步 (272)图148. I2C功能框图 (273)图149. I2C接口主机流程图 (276)图150. 中断机制 (278)图151. UART 方框图 (294)图152. UART 时序 (294)图153. 发送时状态位变化 (295)图154. RX引脚采样方案 (299)图155. 两个UART间的硬件流控制 (299)图156. RTS流控制 (300)图157. CTS流控制 (300)图158. ZLG217P64A系列级别和CPU级别的调试框 (309)图159. SWJ调试端口 (310)图160. JTAG TAP连接 (313)表格目录表1. 外设寄存器编址 (28)表2. 启动模式 (31)表3. Flash模块结构 (32)表4. Flash中断请求 (37)表5. 选项字节格式 (37)表6. 选项字节结构 (38)表7. 选项字节说明 (38)表8. 低功耗模式一览 (48)表9. SLEEP-NOW模式 (49)表10. SLEEP - ON-EXIT模式 (50)表11. 停机模式 (50)表12. 待机模式 (51)表13. 端口位配置表 (78)表14. 输出模式位 (78)表15. 高级定时器TIM1 (81)表16. 通用定时器TIM2/3/4 (82)表17. UART (82)表18. SPI (83)表19. I2C (83)表20. CAN (83)表21. ADC (83)表22. 其他I/O引脚 (83)表23. CAN复用功能重映射 (88)表24. 调试接口信号 (88)表25. 调试端口映像 (88)表26. 定时器3复用功能重映像 (88)表27. 定时器2复用功能重映像 (88)表28. 定时器1复用功能重映像 (89)表29. UART3重映像 (89)表30. UART1重映像 (89)表31. I2C1重映像 (89)表32. SPI1重映像 (89)表33. ZLG217P64Ax系列产品的向量表 (94)表34. 可编程的数据传输宽度和大小端操作（当PINC = MINC = 1） (105)表35. DMA中断请求 (107)表36. 各个通道的DMA请求一览 (109)表37. DAC 管脚 (125)表38. 外部触发 (127)表39. 计数方向与编码器信号的关系 (167)表40. TIMx内部触发连接 (176)表41. 带刹车功能的互补输出通道OCx和OCxN的控制位 (186)表42. 计数方向与编码器信号的关系 (213)表43. TIMx内部触发连接 (226)表44. 标准Ocx通道的输出控制位 (234)表45. 看门狗超时时间（40KHz的输入时钟（LSI）） (248)表49. SPI状态 (260)表50. 波特率公式 (260)表51. I2C首字节 (269)表52. 中断位的置位和清除 (277)表53. IC_SLAVE_DISABLE（bit 6）和MASTER_MODE（bit 0）配置 (280)表54. 设置波特率时的误差计算 (298)表55. UART 中断请求 (300)表56. SWJ调试端口管脚 (310)表57. 灵活的SWJ_DP管脚分配 (312)表58. ZLG217P64Ax ID编码 (315)表59. JTAG调试端口数据寄存器 (315)表60. A[3：2]定义的32位调试接口寄存器地址 (316)表61. 请求包（8比特位） (317)表62. ACK定义（3比特位） (317)表63. 传输数据（33比特位） (318)表64. SW-DP寄存器 (318)1. 文中的缩写1.1 寄存器描述表中使用的缩写列表在对寄存器的描述中使用了下列缩写：本节给出本文档涉及到的部分缩写词的一个简洁定义：SWD：为Serial Wire Debug的首字母缩写。
专注的力量成就梦想Stellaris™系列微控制器的时钟应用文档广州周立功单片机发展有限公司地址：广州市天河北路689号光大银行大厦15楼F1应用文档 目录目录概述 (1)Stellaris时钟树 (1)振荡源 (1)晶体 (1)单端时钟 (2)内部振荡器 (2)PLL的使用 (3)小结 (4)参考资料 (4)附录A 周立功公司相关信息 (5)概述本文论述了群星（stellaris）系列微控制器中的时钟，包括锁相环的使用和配置。
Stellaris时钟树群星（stellaris）微控制器包含主振荡器和内部振荡器两个时钟源。
这两个时钟源虽然都可以驱动系统时钟，但是器件不能从内部振荡器启动。
用户使用所选的振荡源（oscillator source），通过选择合适的时钟分频器（SYSDIV和PWMDIV）对系统时钟树的剩余部分进行配置。
时钟主振荡器时钟200 MHz输出）OSC1OSC2图1 时钟树应用软件根据BYPASS信号的值来决定是否使用PLL。
如果使用PLL，那么它总是输出一个200MHz的时钟信号，并且联合系统分频器（SYSDIV）共同产生系统时钟。
馈送到PWM模块的时钟由系统时钟提供。
如果应用中需要较低的PWM时钟，那么在时钟信号到达PWM模块前可以使用PWM分频器（PWMDIV）先分频。
ADC时钟使用一个时钟源（source）为200MHz的常量分频器，这就意味着如果要使ADC时钟的工作频率保持在14-18MHz范围内，必须使能并使用PLL。
振荡源主振荡器可以使用晶体或单端输入时钟信号。
对成本敏感的应用一般使用外部晶体，将它与片内振荡器电路相连，这是最划算的解决方案。
启动过程结束后，还可以使用内部振荡器对器件进行计时。
晶体通过将晶体与群星器件的OSC1和OSC2（连同两个电容）相连，内部振荡电路可以和晶体共用，如图2所示。
对于所有指定和PLL（3.579545－8.192MHz）一起工作的晶体，C1和C2的值都是15pF。
ARM嵌入式系统基础教程周立功等编著北京航空航天大学出版社2005年1月定价：32.00元内容简介本书是《ARM嵌入式系统系列教程》中的理论课教材。
以PHILIPS公司LPC2000系列ARM微控制器为例，深入浅出地介绍嵌入式系统开发的各个方面。
全书共分为3部分：第1章和第2章为理论部分，主要介绍嵌入式系统的概念及开发方法。
第3～5章为基础部分，主要介绍ARM7体系结构、指令系统及LPC2000系列ARM微控制器的结构原理。
第6～8章为应用部分，主要以LPC2000系列微控制器为例介绍如何设计嵌入式系统，包括硬件的设计、μC/OSII的移植以及建立软件开发平台的方法。
本书可以作为高等院校电子、自动化、机电一体化计算机等相关专业嵌入式系统课程的教材，也可作为从事嵌入式系统应用开发工程师的参考资料。
本书配套多媒体教学课件。
序1. ARM嵌入式系统的发展趋势由于网络与通信技术的发展，嵌入式系统在经历了近20年的发展历程后，又进入了一个新的历史发展阶段，即从普遍的低端应用进入到一个高、低端并行发展，并且不断提升低端应用技术水平的时代，其标志是近年来32位MCU的发展。
32位MCU的应用不会走8位机百花齐放、百余种型号系列齐上阵的道路，这是因为在8位机的低端应用中，嵌入对象与对象专业领域十分广泛而复杂；而当前32位MCU的高端应用则多集中在网络、通信和多媒体技术领域，32位MCU将会集中在少数厂家发展的少数型号系列上。
在嵌入式系统高端应用的发展中，曾经有众多的厂家参与，很早就有许多8位嵌入式MCU厂家实施了8位、16位和32位机的发展计划。
后来，8位和32位机的技术扩展侵占了16位机的发展空间。
传统电子系统智能化对8位机的需求使这些厂家将主要精力放在8位机的发展上，形成了32位机发展迟迟不前的局面。
当网络、通信和多媒体信息家电业兴起后，出现了嵌入式系统高端应用的市场；而在嵌入式系统的高端应用中，进行多年技术准备的ARM公司适时地推出了32位ARM系列嵌入式微处理器，以其明显的性能优势和知识产权平台扇出的运行方式，迅速形成32位机高端应用的主流地位，以至于使不少传统嵌入式系统厂家放弃了自己的32位发展计划，转而使用ARM内核来发展自己的32位MCU。
PCI-51XX智能CAN接口卡用户手册V1.2广州周立功单片机发展有限公司2003年11月26日目录一、版权信息--------------------------------------------------------------1二、功能特点--------------------------------------------------------------1三、硬件参数--------------------------------------------------------------13.1外观---------------------------------------------------------------13.2参数---------------------------------------------------------------13.3软件支持-----------------------------------------------------------23.4产品清单-----------------------------------------------------------2四、设备安装--------------------------------------------------------------24.1硬件安装-----------------------------------------------------------24.2 D B9针型插座引脚定义----------------------------------------------24.3随卡软件包的安装--------------------------------------------------34.3.1 安装软件包-------------------------------------------------------------------------34.3.2 安装驱动程序----------------------------------------------------------------------34.3.2.1 在WINXP系统下安装------------------------------------------------------------34.3.2.2 在WIN2000系统下安装---------------------------------------------------------74.3.2.3 在Win98/Me系统下安装--------------------------------------------------------7五、 接口函数-------------------------------------------------------------12六、测试工具-------------------------------------------------------------12七、常见问题-------------------------------------------------------------12八、产品服务-------------------------------------------------------------128.1 保修期--------------------------------------------------------------128.2 保修政策包括的范围----------------------------------------------------128.3 保修政策不包括的范围--------------------------------------------------128.4 软件升级---------------------------------------------------------------------------138.5 技术支持---------------------------------------------------------------------------13附录A、ZLGCAN产品简介----------------------------------------------------14 附录B、CAN2.0B协议帧格式-------------------------------------------------16 附录C、SJA1000标准波特率-------------------------------------------------17一、版权信息PCI-51XX系列智能CAN接口卡及相关软件均属广州市周立功单片机发展有限公司所有，其产权受国家法律绝对保护，未经本公司授权，其他公司、单位、代理商及个人不得非法使用和拷贝，否则将受到国家法律的严厉制裁。
ZLG500开发板使用说明详细资料随板赠送1 基本特征z 适用于对mifare读卡模块ZLG500A/B进行开发可通过跳线选择z 9V供电内部5V稳压电流约100毫安模块工作时z 可设置从机地址可以进行一对一RS232通信也可实现一对多的RS485主从通信ZLG500Az 提供PC机VC演示软件和动态链接库z 有蜂鸣器和发光二极管进行报警z 预留液晶显示器接口2 硬件描述一照片和接口说明通信接口8针RJ45接口设方形焊盘为第1脚然后呈S形依次管脚号递增管脚排列如下1+5V2GND3RS232-TXD4RS485+A5RS485-B6RS232-RXD二跳线设置在模块下面有两排跳线JP1和JP2通过不同的跳线组合能使开发板分别适用于A和B型模块1 A型跳线在这种情况下能进行一对一的RS232和一对多的RS485通信通过DIP开关可以设置从机地址如下图所示各个控制连接情况如下zlg500A: SCLK MCU的P1.6SDATA MCU的P1.5SS MCU的P3.2RST MCU的P1.4CTRL模块状态指示MS BZ蜂鸣器驱动MCU MCU的P1.7网络状态指示NS MCU的P3.7max485的23脚MCU的P3.0RXD max232的12脚MCU的P3.1TXD max232的10脚2B型跳线B型跳线分为两种B-P法和B-M法B-P为B型模块直接与PC机通过RS232接口连接跳线如下图所示各个控制连接情况如下zlg500B: CTRL模块状态指示MS BZ蜂鸣器驱动RST阻容复位CON485max485的23脚RXD max232的12脚TXD max232的10脚MCU未用B-M为B型模块与MCU连接此时max232及max485芯片将失去作用跳线如下图所示zlg500B: CTRL模块状态指示MS BZ蜂鸣器驱动RST MCU的P1.4CON485悬空RXD MCU的TXD P3.1TXD MCU的RXD P3.0MCU MCU的P1.7网络状态指示NS。
USBCAN-I/II 智能CAN接口卡用户手册V1.2广州周立功单片机发展有限公司2003年11月26日目录一、版权信息-------------------------------------------------------1二、功能特点-------------------------------------------------------1三、硬件参数-------------------------------------------------------13.1外观-------------------------------------------------------13.2参数-------------------------------------------------------13.3软件支持---------------------------------------------------13.4产品清单---------------------------------------------------23.5典型应用---------------------------------------------------2四、设备安装-------------------------------------------------------24.1供电模式---------------------------------------------------24.2 DB9插座引脚----------------------------------------------24.3信号指示灯-------------------------------------------------34.4系统连接---------------------------------------------------44.5驱动程序安装----------------------------------------------4五、常见问题-------------------------------------------------------7六、产品服务-------------------------------------------------------86.1 保修期----------------------------------------------------86.2 保修政策包括的范围---------------------------------------86.3 保修政策不包括的范围-------------------------------------86.4 软件升级--------------------------------------------------86.5 技术支持--------------------------------------------------8附录A、ZLGCAN产品简介-------------------------------------------9 附录B、CAN2.0B协议帧格式-------------------------------------------11 附录C、SJA1000标准波特率----------------------------------------12一、版权信息USBCAN-I/II智能CAN接口卡及相关软件均属广州市周立功单片机发展有限公司所有，其产权受国家法律绝对保护，未经本公司授权，其他公司、单位、代理商及个人不得非法使用和拷贝，否则将受到国家法律的严厉制裁。
构建CAN-bus网络中的虚拟串口 (VCOM)广州周立功单片机发展有限公司2005年8月目录构建CAN-bus网络中的虚拟串口 (1)1.1 基于CAN-bus网络的虚拟串口 (1)1.1.1 虚拟串口特点 (1)1.1.2 支持平台： (1)1.2 虚拟串口的建立 (2)1.2.1 主要硬件设备 (3)1.3 虚拟串口服务器的配置 (4)1.4 CAN232MB转换器的配置 (8)1.5 虚拟串口网络的测试 (8)1.6 CAN-bus网络的优势 (11)构建CAN-bus网络中的虚拟串口关键词：CAN-bus 虚拟串口VCOM CAN232MB转换器 PCI-9820接口卡1.1 基于CAN-bus网络的虚拟串口在工业串行通讯领域中，RS-232与RS-485都是会被经常用到的数据传输标准之一。
例如，普通PC一般会提供1~4个标准RS-232端口，分别被标注为COM1~COM4端口。
用户可以通过这些现成的RS-232端口连接外部设备，比如键盘、IC读卡器、条码阅读器、数字化仪、打印机、数据记录仪，或者由用户自己定制的串行通讯仪器，等等。
操作或编程这些标准的COM端口也是非常方便的，因为市场上有众多的串口软件调试工具可供通讯测试，也有功能齐全的DLL程序开发库可供编程时调用。
但是，传统RS-232串行通讯存在着数据可靠性、通讯距离、端口数量等多个方面的限制。
例如，在工业控制等现场环境中，常会有电气噪声干扰传输线路，使用RS-232通讯时经常因外界的电气干扰而导致信号传输错误；其次，在不增加缓冲器的情况下，RS-232通讯的最大传输距离只可以达到15米；还有，同1个RS-232端口只能够连接1个RS-232通讯设备。
上述因素大大限制了RS-232通讯的应用领域。
本文介绍了一种简单、可靠的方法，通过利用ZLGCAN接口卡、CAN232MB转换器等设备，可以在1条普通双绞线上连接多达2048个RS-232设备，通讯距离可以长达10公里甚至更远的距离。
P89LV51RD2器件手册1. 概述P89LV51RD2是一款80C51微控制器，包含64kB Flash和1024字节的数据RAM。
P89LV51RD2的典型特性是它的X2方式选项。
设计者可通过该特性来选择应用程序以传统的80C51时钟频率（每个机器周期包含12个时钟）或X2方式（每个机器周期包含6个时钟）的时钟频率运行，其中，选择X2方式可在相同时钟频率下获得2倍的吞吐量。
从该特性获益的另一种方法是将时钟频率减半来保持特性不变，这样可以极大地降低EMI。
Flash程序存储器支持并行和串行在系统编程（ISP）。
并行编程方式提供了高速的分组编程（页编程）方式，可节省编程花费和推向市场的时间。
ISP允许在软件控制下对成品中的器件进行重复编程。
应用固件的产生/更新能力实现了ISP的大范围应用。
P89LV51RD2也可采用在应用中编程（IAP），允许随时对Flash程序存储器重新配置，即使应用程序正在运行时也不例外。
2. 特性80C51核心处理单元；3V的工作电压，操作频率为0～33MHz；64kB的片内Flash程序存储器，具有ISP（在系统编程）和IAP（在应用中编程）功能；通过软件或ISP选择支持12时钟（默认）或6时钟模式；SPI（串行外围接口）和增强型UART；PCA（可编程计数器阵列），具有PWM和捕获/比较功能；4个8位I/O口，含有3个高电流P1口（每个I/O口的电流为16mA）；3个16位定时器/计数器；可编程看门狗定时器（WDT）；8个中断源，4个中断优先级；2个DPTR寄存器；低EMI方式（ALE禁能）；兼容TTL和CMOS逻辑电平；掉电检测；低功耗模式掉电模式，外部中断唤醒；空闲模式；PDIP40，PLCC44和TQFP44的封装；3. 定购信息表1 定购信息类型号封装名称描述版本P89LV51RD2BAPLCC44 塑料行间芯片运载，44脚 SOT187-2P89LV51RD2FAP89LV51RD2BBC TQFP44塑料小型方块扁平封装；44脚SOT376-1P89LV51RD2BN PDIP40塑料双列直插；40脚SOT129-1表2 定购选项类型号 温度范围 频率P89LV51RDBA 0℃~+70℃ P89LV51RD2FA -40℃～+85℃ P89LV51RD2BBC 0℃~+70℃ P89LV51RD2BN 0℃~+70℃0~33MHz4．功能框图图1 P89LV51RD2功能框图5.1 管脚RSTNCINT0/P3.2T0/P3.4T1/P3.5图2PLCC44管脚配置INT0/P3.2INT1/P3.3图4 TQFP44管脚配置5.2 管脚描述表3 P89LV51RD2管脚描述管脚符号DIP40 TQFP44 PLCC44类型描述P0.0~P0.7 39~32 37~30 43~36 I/O P0口：P0口是一个开漏双向I/O口。
周立功1981年6月参加工作，先后在大型国有企业担任过工段长、车间主任、团委书记、厂长、党委书记，先后被评为省及国家级劳动模范与新长征突击手，长期从事微机、单片机与嵌入式系统应用推广、开发工作。
早期主要从事6502、Z80、8080及其5G14500（一位机）微机应用开发及工业低温辐射远红外节电技术应用与研究等工作。
江西理工大学校外教授。
目录1从业经历2相关文章展开1从业经历1.119811.219872相关文章2.1写给学单片机的年轻人2.2珍惜求学机会2.3面试本科生2.4就业问题2.5定位问题2.6努力学习1从业经历1.119811981年6月参加工作，先后在大型国有企业担任过工段长、车间主任、团委书记、厂长、党委书记，先后被评为省及国家级劳动模范与新长征突击手，长期从事微机、单片机与嵌入式系统应用推广、开发工作。
早期主要从事6502、Z80、8080及其5G14500（一位机）微机应用开发及工业低温辐射远红外节电技术应用与研究等工作。
江西理工大学校外教授。
1.219871987年，出版《工业低温辐射远红外节电技术》专著。
1999年创办广州周立功单片机发展有限公司。
借10余年的专注的努力，公司目前拥有北京、上海、南京、杭州、深圳、成都、重庆、武汉、香港等9家分公司，近500位研发工程师，销售产品从传统的单片机，发展为ARM7/ARM9、Cortex-M0/Cortex-M3、FPGA、DSP、汽车电子、智能识别、电源器件、模拟器件、存储器件等整套微控制器。
2001年，周立功又投资注册了广州致远电子有限公司，开始自主研发的征程。
致远电子以嵌入式系统软硬件技术为核心，推出了工控整体解决方案、测量与分析仪器、智能楼宇控制等众多系列产品和解决方案，连续多年被评为高新技术企业，是逻辑分析仪国家标准的参与制订者、iCAN通讯协议国家标准的起草者、微软嵌入式银牌合作伙伴。
2相关文章2.1写给学单片机的年轻人周立功2.2珍惜求学机会作为过来人思前想后，我感到完全有责任将发自心底的感受传递给年轻一代，“一个企业家心灵深处渴望优秀人才的卓越追求和深层次的叹息、痛苦和感受”。
广州周立功单片机科技有限公司XMOS 方案简介XMOS 方案修订历史目录1. XS1-L1 USB Audio 2.0方案简介 (1)1.1USB Audio Device简介 (1)1.2方案概述 (1)1.3功能特点 (1)1.4硬件资源 (2)1.5软件资源 (2)1.6使用方法 (2)1.7应用范围 (3)2. XS1-L2 USB Audio 2.0 Multichannel方案简介 (4)2.1方案概述 (4)2.2功能特点 (4)2.3硬件资源 (5)2.4软件资源 (5)2.5使用方法 (6)2.6应用范围 (6)3. XS1-L2 A VB Audio端点设备方案简介 (7)3.1方案概述 (7)3.2功能特点 (7)3.3硬件资源 (8)3.4软件资源 (8)3.5使用方法 (9)3.6应用范围 (9)4. TFT液晶驱动专用IC——MTX110E16-TQ128 (10)4.1芯片概述 (10)4.2芯片功能特点 (10)4.3软件资源 (11)4.4应用范围 (11)5. Serial to Ethernet Bridging桥接器方案简介 (12)5.1方案概述 (12)5.2功能特点 (12)5.3硬件资源 (13)5.4软件资源 (13)5.5使用方法 (13)5.6应用场合 (18)1. XS1-L1 USB Audio2.0方案简介1.1 USB Audio Device简介USB Audio Device 顾名思义就是一个带有USB接口的音频设备。
可以理解为一个USB 接口的声卡。
USB Audio Device通过USB接口把音响设备连接到计算机上。
实现了即插即拔的声卡设备，更方便更实用。
1.2 方案概述XS1-L1 USB Audio 2.0解决方案，是基于XMOS产品的单核芯片XS1-L1设计出来的一个USB音频设备驱动卡的解决方案。
该方案使用了高速USB2.0标准接口，高达480Mb/s 的传输速率。
广州周立功单片机科技有限公司龙尚4G 通信模块，更快更精彩龙尚4G通信模块，更快更精彩摘要：龙尚科技是全球领先的信息与通信解决方案供应商，提供2G/3G/4G全系列无线通信模块。
其中4G通信模块主要有5模和7模：其中5模的4G模块有U8300W（mini pci-e 封装）和U9500（LGA封装）；7模的4G模块有U8300C（mini pci-e封装）和U9500C（LGA 封装）。
推送目的：干货分享是否原创：是关键字：4G通信模块、U8300W、U8300C、 U9500、 U9500C正文：龙尚科技是全球领先的信息与通信解决方案供应商，在无线通信领域，以及M2M领域有独特的优势优势。
龙尚提供GSM/GPRS/EDGE，WCDMA，CDMA1X/EVDO，TD-SCDMA 以及LTE全系列无线通讯模块以及基于无线通讯模块的物联网应用的解决方案。
龙尚的产品应用涉及POS机、广告推送器、多媒体信息机、车载导航、无线监控、智能电表、工控机、环境监测、充电桩及物联网、三网融合等相关领域。
我们先来大致了解下龙尚4G模块的参数：1.1.1 U8300W无线通信模块U8300W无线模块是一款适用于FDD-LTE/TDD-LTE/TD-SCDMA/UMTS /EDGE/GPRS/GSM多种网络制式的无线终端产品，U8300W模块支持多种频段。
1.LTE-TDD Quad-band Band 38/39/40/41；2.LTE-FDD Tri-band Band 1/3/5；3.TD-SCDMA Dual-band Band 34/39；4.UMTS Dual-band Band 1/5；5.GSM Quad-band Band 2/3/5/8；U8300W同时提供GPS定位服务：●GPS可支持55通道；●跟踪导航接收灵敏度达到-161dBm；●冷启动时间32S以内,热启动时间1S以内。
U8300W支持FDD-LTE[100Mbps(DL) / 50Mbps(UL)]、TDD-LTE[61Mbps(DL) / 18Mbps(UL)]、TD-SCDMA[4.2Mbps(DL) / 2.2Mbps(UL)]和UMTS[42Mbps(DL) / 5.76Mbps(UL)]高速接入以及GPS定位服务，同时可提供短信、通讯簿，可广泛应用于移动宽带接入、视频监控、手持终端、车载设备等产品。
M F R C531高高集集成成度度I I S S O O1144444433读读写写卡卡芯芯片片地址：广州市天河北路689号光大银行大厦12楼F4网址：广州周立功单片机发展有限公司技术支持如果您对文档有所疑问，您可以在办公时间（星期一至星期五上午8:30~11:50；下午1:30~5:30；星期六上午8:30~11:50）拨打技术支持电话或E-mail联系。
网址： 联系电话：+86 (020) 22644358 22644359 22644360 22644361E-mail：zlgmcu.support@销售与服务网络广州周立功单片机发展有限公司地址：广州市天河北路689号光大银行大厦12楼F4 邮编：510630电话：(020)38730916 38730917 38730976 38730977传真：(020)38730925网址：广州专卖店地址：广州市天河区新赛格电子城203-204室电话：(020)87578634 87569917传真：(020)87578842南京周立功地址：南京市珠江路280号珠江大厦2006室电话：(025)83613221 83613271 83603500 传真：(025)83613271北京周立功地址：北京市海淀区知春路113号银网中心712室（中发电子市场斜对面）电话：(010)62536178 62536179 82628073传真：(010)82614433 重庆周立功地址：重庆市石桥铺科园一路二号大西洋国际大厦（赛格电子市场）1611室电话：(023)68796438 68796439传真：(023)68796439杭州周立功地址：杭州市登云路428号浙江时代电子市场205号电话：(0571)88009205 88009932 88009933传真：(0571)88009204 成都周立功地址：成都市一环路南二段1号数码同人港401室（磨子桥立交西北角）电话：(028)85439836 85437446传真：(028)85437896深圳周立功地址：深圳市深南中路 2070号电子科技大厦A座24楼2403室电话：(0755)83781788（5线）传真：(0755)83793285 武汉周立功地址：武汉市洪山区广埠屯珞瑜路158号12128室（华中电脑数码市场）电话：(027)87168497 87168297 87168397传真：(027)87163755上海周立功地址：上海市北京东路668号科技京城东座7E室电话：(021)53083452 53083453 53083496传真：(021)53083491西安办事处地址：西安市长安北路54号太平洋大厦1201室电话：(029)87881296 83063000 87881295传真：(029)87880865广州周立功单片机发展有限公司目录目录1.概述 (2)2.特性 (2)3.应用场合 (2)4.功能框图 (3)5.引脚配置 (3)5.1管脚排列 (4)5.2管脚描述 (4)6.应用 (6)6.1 连接不同的微控制器 (6)6.2 应用举例 (7)7.电气规格 (8)7.1 DC特性 (8)7.2 启动特性 (8)附录A 版本信息 (9)1.概述MF RC531是应用于13.56MHz非接触式通信中高集成读写卡芯片系列中的一员。
DP-51H单片机数据通信综合仿真实验仪DP－51H主机USB1.1 模块USB2.0 模块DP－51H单片机数据通信综合仿真实验仪是由广州致远电子有限公司设计的DP系列单片机仿真实验仪之一，是一种目前功能强大的单片机应用技术综合性学习、调试、开发工具，为广大单片机爱好者和单片机工程师提高技术水平提供了一条捷径。
DP－51H单片机数据通信综合仿真实验仪向用户提供了众多外围器件和设备接口，可使用户快速掌握单片机原理及其实用接口技术；同时DP－51H单片机数据通信综合仿真实验仪集成有MON51调试接口，用户可在著名的Keil uVision2调试环境下调试、运行单片机程序。
预留的ISP接口使DP－51H单片机数据通信综合仿真实验仪还具有ISP编程器的功能。
功能特点(1) 用户可使用自带的P87C52X2单片机来进行仿真调试,或把程序下载到FLASH中运行。
工作晶振频率可选：1-24 MHz。
(2) 板上集成众多常用接口电路：32KB SRAM芯片62C256、32KB FLASH芯片29C256、3个独立LED显示、3个独立按键、8个8段数码管与8按键组成的键盘/显示电路、I2C接口实时时钟芯片PCF8563T、I2C接口E2PROM芯片24WC02、I2C接口键盘LED显示芯片ZLG7290、RS232串行通讯接口芯片MAX232、RS485串行通讯接口芯片MAX485、CAN 2.0B 控制芯片SJA1000T、LIN BUS 控制芯片TJA1020、以太网控制芯片RTL8019AS、SPI 接口电路、16×2字符液晶显示屏接口和128×64点阵液晶显示屏接口、无源蜂鸣器电路BUZZER、复位电路、电源监控电路MAX708、另外提供USB1.1和USB2.0的扩展模块。
这些实用接口电路涵盖了MCU通讯的各个应用领域，能够提供用户领先的通讯应用设计方法。
(3) 电路信号的切换通过跳线器进行选择，可靠性高，使用方便。
广州周立功单片机科技有限公司以一顶三的ibeacon ，使用不将就以一顶三的ibeacon，使用不将就摘要：讲述目前市面上ibeacon微信摇一摇产品只能推送一个信息，为了提高我们的代理芯片的竞争力，可以升级成可以推送三个消息。
推送目的：干货分享是否原创：是关键字：ibeacon、BLE、蓝牙4.0正文：iBeacon是苹果公司2013年9月发布的移动设备用OS（iOS7）上配备的新功能。
其工作方式是，配备有低功耗蓝牙（BLE）通信功能的设备使用BLE技术向周围发送自己特有的ID，接收到该ID的应用软件会根据该ID采取一些行动。
目前市面上ibeacon最多的是微信摇一摇广告消息推送，只要打开手机蓝牙，然后打开微信摇一摇便可以收到ibeacon所绑定推广的消息。
使用简单快捷，因为微信基本是人人都有，所以ibeacon将会很普遍。
现在市面上的ibeacon微信摇一摇基站价格基本在35人民币以上，而且每个ibeacon都只能推送一个消息，如果需要同时推送多个消息时候，那么就需要购买多个ibeacon基站。
例如，一个博物馆展厅有100个文物，每个文物都需推送消息，那么就需要100个ibeacon基站。
如果一个基站可以推送三个或更多的消息，那么就可以节省了三分之二以上成本，下面来介绍推广多个消息的方法。
ibeacon的工作原理为每一个时间间隔发送一个广播包，原理是比较简单。
如果我们改成每一个时间间隔发送三个广播包，那么我们就可以推送三个消息了。
这种方法会增加了电池功耗，相同容量的电池，使用时间将会变短，如果只推送一个消息时候，可以将其他两个消息关闭，那么电池耗电不会增加。
这样增加了这个扩展功能后，相信这个ibeacon产品会比现在只能推送一个消息的产品更有优势。
恩智浦联合周立功公司（ZLG）推出其于QN902x的ibeacon蓝牙芯片和模块，此芯片或模块能方便用户快捷简单开发产品，同时也支持常见的第三方APP软件进行测试和使用。
LPC2119/2129/2194/2292/2294使用指南1. 介绍概述LPC2119/2129/2194/2292/2294是基于一个支持实时仿真和跟踪的16/32位ARM7TDMI-S CPU的微控制器，并带有128/256k字节(kB)嵌入的高速Flash存储器。
128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。
对代码规模有严格控制的应用可使用16位Thumb模式将代码规模降低超过30%，而性能的损失却很小。
由于LPC2119/2129/2194/2292/2294较小的64和144脚封装、极低的功耗、多个32位定时器、4路10位ADC、2/4路CAN或8路10位ADC、2/4路CAN（64脚和144脚封装）以及多达9个外部中断使它们特别适用于工业控制、医疗系统、访问控制和POS机。
在64脚的封装中，最多可使用46个GPIO。
在144脚的封装中，可使用的GPIO高达76（使用了外部存储器）～112个（单片应用）。
由于内置了宽范围的串行通信接口，它们也非常适合于通信网关、协议转换器、嵌入式软modern以及其它各种类型的应用。
特性16/32位64/144脚ARM7TDMI-S微控制器。
16K字节静态RAM。
128/256K字节片内Flash程序存储器（在工作温度范围内，片内Flash存储器至少可擦除和写10,000次）。
128位宽度接口/加速器实现高达60MHz的操作频率。
外部8、16或32位总线（144脚封装）。
片内Boot装载程序实现ISP和IAP。
Flash编程时间：1ms可编程512字节，扇区擦除或整片擦除只需400ms。
EmbeddedICE-RT接口使能断点和观察点。
当前台任务使用片内RealMonitor软件调试时，中断服务程序可继续执行。
嵌入式跟踪宏单元（ETM）支持对执行代码进行无干扰的高速实时跟踪。
2/4个互连的CAN接口，带有先进的验收滤波器。
MP2155HighEfficiencySingle Inductor Buck-Boost Converterwith 2.2A SwitchesThe Future of Analog IC TechnologyDESCRIPTIONThe MP2155 is a highly efficient, low quiescent current Buck-Boost converter, which operates from input voltage above, below and equal to the output voltage. The device provides power solution for products powered by a one-cell Lithium-Ion or multi-cell alkaline battery applications where the output voltage is within battery voltage range.The MP2155 uses a current mode, fixed frequency PWM control for optimal stability and transient response. The fixed 1MHz switching frequency and integrated low R DS(ON) N-channel and P-channel MOSFETs minimize the solution footprint while maintaining high efficiency.To ensure the longest battery life MP2155 has an optional pulse skipping mode that reduces switching frequency under light load conditions. For other low noise applications where variable frequency power save mode may cause interference, the logic control input MODE pin forces fixed frequency PWM operation under all load conditions.The MP2155 operates with input voltage from 2V to 5.5V to provide adjustable output voltage (1.5V to 5V). With an input from 2.7V to 5.5V it can supply a maximum 1A current to load at 3.3V output voltage. The MP2155 is available in small QFN10-3x3mm package. FEATURES•High Efficiency up to 95%.•Load Disconnect During Shutdown•Input Voltage Range: 2V to 5.5V •Adjustable Output Voltage from 1.5V to 5V • 3.3V/1A Load Capability from 2.7V-to-5.5V Vin•1MHz Switching Frequency•Pulse Skipping Mode at Light Load• Typical 80μA Quiescent Current •Internal Loop Compensation for Fast Response•Internal Soft Start•OTP, Hiccup SCP•Available in Small 3x3mm QFN10 Package APPLICATIONS• Battery-Powered Products•Portable Instruments•Tablet PCs• POS Systems• GSM/GPRS• System ControlsAll MPS parts are lead-free and adhere to the RoHS directive. For MPS green status, please visit MPS website under Quality Assurance.“MPS” and “The Future of Analog IC Technology” are Registered Trademarks of Monolithic Power Systems, Inc.TYPICAL APPLICATIONORDERING INFORMATIONPart Number* Package Top Marking MP2155GQ* QFN10 (3X3) ADR* For Tape & Reel, add suffix –Z (e.g. MP2155GQ–Z);PACKAGE REFERENCETOP VIEW11065M O DE/SYNC VCC ENA G NDFBSW 1PG ND VINSW 2VO UT 234789EPABSOLUTE MAXIMUM RATINGS (1)IN to GND.....................................–0.3V to 6.5VSW1/2 to GND......–0.3V(-2V for <10ns) to 6.5V All Other Pins...............................–0.3V to 6.5 V Junction Temperature...............................150°C Lead Temperature....................................260°CContinuous Power Dissipation (T A = +25°C)(3)QFN10 3X3mm..........................................2.5W Storage Temperature...............-65°C to +150°CRecommended Operating Conditions (4)Supply Voltage V IN .............................2V to 5.5V Output Voltage V OUT ...........................1.5V to 5V Operating Junct. Temp. (T J )....–40°C to +125°CThermal Resistance (5)θJA θJC3X3 QFN10.............................50......12...°C/WNotes:1) Exceeding these ratings may damage the device2) The maximum allowable power dissipation is a function of themaximum junction temperature T J (MAX), the junction-to-ambient thermal resistance θJA , and the ambient temperature T A . The maximum allowable continuous power dissipation at any ambient temperature is calculated by P D (MAX) = (T J (MAX)-T A )/θJA . Exceeding the maximum allowable power dissipation will cause excessive die temperature, and the regulator will go into thermal shutdown. Internal thermal shutdown circuitry protects the device from permanent damage.3) The device is not guaranteed to function outside of itsoperating conditions.4) Measured on JESD51-7, 4-layer PCB.ELECTRICAL CHARACTERISTICSV IN = V CC =V EN =3.3V, T J = 25°C, unless otherwise noted.Parameter Symbol Condition Min Typ Max Units V CC rising 1.8 1.9 V Under voltage lockout thresholdV UVLOV CC falling1.60VFeedback voltage V FB486 496 506 mV Oscillator frequency90010001300kHzFrequency range forsynchronization F REQ 1000 2000 kHzPrimary current limit 1.8 2.2 ASecondary current limit Isw1.8 A NMOS switch on resistance R DS(ON)-N 105 m Ω PMOS switch on resistance R DS(ON)-P 120 m Ω Quiescent current I Q V FB =0.65V 80 μA Shutdown current I S V EN =0V 1 μA MODE input low voltage 0.4 V MODE input high voltage 1.2 V EN input low voltage 0.4 V EN input high voltage 1.2 VV EN = 3.3V 3.1 μAEN input current I ENV EN =0V 0 μA Thermal shutdown (5)T SHDN 160 ℃ Thermal shutdown hysteresis (5)T HYS20℃Notes:5) Guaranteed by engineering sample Characterization, not tested in production.TYPICAL CHARACTERISTICSV IN = 3.3V, V OUT = 3.3V, L = 3.3µH, C OUT=2x22uF, T A = +25ºC, unless otherwise noted.TYPICAL PERFORMANCE CHARACTERISTICSV IN = 3.3V, V OUT = 3.3V, L = 3.3µH, C OUT=2x22uF, T A = +25ºC, unless otherwise noted.TYPICAL PERFORMANCE CHARACTERISTICS (continued)V IN = 3.3V, V OUT = 3.3V, L = 3.3µH, C OUT=2x22uF, T A = +25ºC, unless otherwise noted.Notes:6) Tested with 1.8A inductor peak current at 3.3V input point. Under other V IN conditions, it takes the same current limit variation trend withV IN into consideration as “Current Limit vs. Input Voltage” curve shows"TYPICAL PERFORMANCE CHARACTERISTICS (continued)V IN = 3.3V, V OUT = 3.3V, L = 3.3µH, C OUT=2x22uF, T A = +25ºC, unless otherwise noted.V IN = 3.3V, V OUT = 3.3V, L = 3.3µH, C OUT=2x22uF, T A = +25ºC, unless otherwise noted.V IN = 3.3V, V OUT = 3.3V, L = 3.3µH, C OUT=2x22uF, T A = +25ºC, unless otherwise noted.V IN = 3.3V, V OUT = 3.3V, L = 3.3µH, C OUT=2x22uF, T A = +25ºC, unless otherwise noted.PIN FUNCTIONSPin # Name Description1VOUT Buck-Boost converter output.2 SW2Switch pin-Internal switches are connected to this pin. Connect inductor between SW1 andSW2.3 PGND Power ground.4 SW1Switch pin-Internal switches are connected to this pin. Connect inductor between SW1 andSW2.5 VIN Supply voltage for power stage.6 EN ON/OFF control, it’s not recommended to leave this pin float.7 MODE/SYNCOperation mode selection. If MODE pin is low, the MP2155 automatically switches between PSM and fixed frequency PWM according to the load level. If MODE pin is pulled high, theMP2155 works always in PWM mode.External clock can be applied to MODE pin for changing switching frequency. This pin is sensitive to noise, so it should be strongly pulled up above 1.2V or pulled down below 0.4V. Must NOT leave it float.8 VCC Supply voltage for control stage. 9 AGND Signal ground, should be connected to PGND externally.10 FBFeedback to set output voltage. Keeps this pin and associated trace far from noise sourcelike SW.- EP Thermal pad, which is recommended to connected to PGND.Level shiftVc-BoostBuck -Boost Control logicBuck ComparatorCurrent senseBoost Comparator EAFBVc-BuckSWASWBSWCVOUTSW1SW 2Gate driversCurrent senseReverse ComparatorVoltage ReferenceENVINPGNDPSM ControlMODE /SYNCSlope GeneratorOscillatorVCC AGNDSW DINPUTOUTPUTCinCoutLSS CapFigure 1— Function Block DiagramOPERATIONThe MP2155 is a high efficiency, dual mode buck-boost converter that provides output voltage above, equal to or below the input voltage. When the MODE pin is held high, the MP2155 operates in constant-frequency PWM mode with peak current mode control. As shown in Figure 1, the output voltage is sensed via the FB pin through an external resistor-divider from the output to ground. The voltage difference between FB pin and the internal reference is amplified by error amplifier to generate control signal V C-Buck . By comparing V C-Buck with internal compensation ramp (the sensed SWA’s current with slope compensation) through Buck comparator, a PWM control signal for PWM buck mode is outputted. Another control signal V C-Boost is derived from V C-Buck through level shift. Similarly, V C-Boost compares with the same ramp signal through Boost comparator and generates the PWM control signal for PWM boost mode. The switch topology for the buck-boost converter is shown in Figure 2.SWA SWBSWC SW1SW2SWDVinVoutMP2155Figure 2—Buck-Boost Switch TopologyBuck Region (Vin > Vout)When the input voltage is significantly greater than output voltage, which means the converter can deliver energy to load within the maximum duty cycle of SWA, so the converter operates in buck mode. The control signal V C-Boost is always lower than compensation ramp because Buck can deliver enough energy to load, thus switch D turns on constantly and switch C remains off. Meanwhile, V C-Buck compares with compensation ramp normally and generates PWM signal, therefore, switches A and B are pulse-width-modulated to produce the required duty cycle to support the output voltage.Buck-Boost Region (Vin ≈ Vout)When Vin is close to Vout, due to duty cycle limit of SWA the converter isn’t able to provide wanted energy to load. In this case SWA will be turned on over all the period, that is, there is no BD operation(SWB and SWD being turned on simultaneously). Now a new period begins. Since there is no BD in last period, an offset voltage is added to the ramp signal to make the ramp signal easily hit V C-Buck . At the same time due to loop regulation V C-Boost (as well as V C-Buck ) rises to some level, so that the ramp signal can intersect it to produce the PWM driving signal for Boost operation. After SWC is turned off the ramp signal continues rising (the actual inductor current may rise or fall depending on the difference between Vin and Vout), when the ramp intersects V C-Buck , PWM signal for Buck operation then is generated. Now the buck’s duty cycle is within its limit, so there is BD operation in current period, which means next period the offset voltage will be removed. This is the so-called buck-boost region. With heavy load due to voltage drop on switches the actual input range for this region may be a little wide.Boost Region (Vin < Vout)When the input voltage is significantly lower than output voltage, the converter operates in boost mode. The control signal V C-Buck is always higher than compensation ramp even with the offset voltage always added, thus switch A turns on continuously and switch B remains off. Meanwhile, V C-Boost compares compensation ramp normally and generates PWM signal, therefore, switches C and D are pulse-width-modulated to produce the required duty cycle to support the output regulation voltage.PSMWhen Mode Pin is pulled down below the low level threshold, the MP2155 will automatically enter PSM if load is light. When working in PSM, a train of SW pulses are initiated by a Boost operation, and ended with BD operation. During this process, SWD will be turned off if inductor current is below about 100mA. In actualwaveforms the current may be much lower than this value when SWD is turned off because of internal delay.SCP/OCP vs. two current limitsThere are two current limits in MP2155. The primary one is for steady PWM operation and it’s typically from 2A to 3A, depending on Vin; The secondary one is for limiting inrush current at startup, it’s typically 1.6A to 1.9A, depending on Vin, too. When load is over heavy, the primary limit would protect MP2155 from being over thermal. Therefore Vout would drop due to OCP. If Vout drops below 0.6 times normal output, a hiccup period is initiated to protect MP2155. this is the SCP. In hiccup period, SWA and SWC are turned off while SWB and SWD are turned on. After the hiccup period ends, a soft re-startup begins. Because Vout is below 1V (due to over load or output short), the secondary current takes charge of this process. After Vo rises above 1V, primary current limit get in charge of. Now if load is still over heavy (or output short still exists) such that after SS ends Vout is still below 0.6*V OUT_NORMAL and current hits one of the limits, another hiccup period begins. However if the load recovers to normal value during re-startup so that current doesn’t hit its limit, or, Vout already rises above 0.6*V OUT_NORMAL, the re-startup succeeds, and MP2155 enter normal operation.As to the input/EN startup, the cases are same as the SCP recovery process. EnableThe MP2155 has a dedicated enable control pin (EN). The device operates when it is set high. If it is set low the device stops switching, all the internal blocks are turned off. Tie EN to Vin through a resistor for automatic start up. Due to EN bias or leakage current, the value of this resistor should be set to provide EN pin with a current above 10uA. Any signal to drive this pin should be limited to 100uA if the maximum voltage of this signal is above 6.5V.Internal Soft-startWhen EN pin is pulled high, and at the same time the voltage on Vcc pin is above its UVLO rising threshold MP2155 will start up with Soft-start function to eliminate output overshoot. Soft-start also functions during SCP recovery.Under-Voltage LockoutThe under voltage lockout (UVLO) is implement to protect the device from improper operating at insufficient supply voltage. When the supply voltage at VCC is below the UVLO threshold the device is in shutdown mode. The UVLO rising threshold is about 1.8V with 200mV hysteresis. Over-Temperature ProtectionAn internal temperature sensor continuously monitors the IC junction temperature. If the IC temperature exceeds 160ºC typically the device stops operating. As soon as the temperature falls below 140ºC typically normal operation is restored.APPLICATION INFORMATIONSetting the Output VoltageTo use MP2155 correctly, A resistor divider must be connected between Vout and GND, and the middle point of the divider connected to FB pin as shown in Typically Application on page 1.2R )1V V(1R FBOUT ×−= (1)High R2 resistance (eg. 100k Ω) can reduce the power consumption, while lower than 1M Ω resistance is recommended for R1 for good output accuracy.Inductor SelectionThe inductor is the key passive component for switching converters. With a buck-boost device, the inductor selection affects the boundary conditions in which the converter works, as buck at the maximum input voltage and as a boost at the minimum input voltage.Two critical inductance values are then obtained according to the following formulas. LREQ )MAX (IN OUT )MAX (IN OUT BUCK MIN I F V )V V (V L Δ××−×=−(2)LREQ OUT )MIN (IN OUT )MIN (IN BOOST MIN I F V )V V (V L Δ××−×=− (3)Where:F REQ : minimum switching frequency∆I L : the peak-to-peak inductor ripple inductor current. As a rule of thumb, the peak-to-peak ripple can be set at 10%-20% of the output current.The minimum inductor value for the application is the higher one between Equation 2 and Equation 3. In addition to the inductance value the maximum current the inductor can handle must be calculated in order to avoid saturation. L F V 2)V V (V I I REQ )MAX (IN OUT )MAX (IN OUT OUT BUCK PEAK ×××−×+η=−(4)L F V )V V (V V I V I REQ OUT )MIN (IN OUT )MIN (IN )MIN (IN OUT OUT BOOST PEAK ××−×+×η×=−(5) Where η is the estimated efficiency of MP2155. The maximum of the two values above must be considered when selecting the inductor.Input and Output Capacitor SelectionIt is recommended to use ceramic capacitors with low ESR as input and output capacitors in order to filter any disturbance present in the input line and to obtain stable operation.Minimum values of 10uF for both capacitors are needed to achieve good behavior of the device. The input capacitor must be placed as close as possible to the device.Other ConsiderationMP2155 employs the classic hiccup mode for SCP. This method has an inherited drawback: if the output short is released at a time closed to SS end, then Vo would has overshoot. To attenuate Vo overshoot at SCP recovery, a forward RC series can be connected in parallel with high side resistor of FB divider, as R3 and C5 in Figure 5 shows. The RC acts as a soft startup when Vo short is released at the time of internal SS’s end.PCB Layout Guide1. Input and output capacitors should be close to MP2155’s Vin, Vout and PGND pins.2. The wire connecting input capacitor to Vcc pin should be as short as possible. For better performance in noisy environment, an additional capacitor very close to Vcc pin can be used to bypass noise for Vcc.3. FB resistor divider should be very close to FB pin, and keep FB trace far away from noise.Figure 3 shows an example of PCB layout for which the reference schematic is shown on Figure 4.CinCout L1R1R2ENMODETop LayerL1Bottom Layer Figure 3—PCB LayoutMP 2155S W 14S W 22VIN5Vcc8VOUT1FB10MODE /SYNC7EN6P G N D3A G N D9U1CinCoutCout GNDR 2R 1GNDGNDVINGNDVOUTGNDFigure 4—Reference Circuit for PCB GuideDesign ExampleBelow is a design example following the application guidelines for the specifications:Table 1: Design ExampleV IN (V) 2-5.5 V OUT (V) 3.3VThe detailed application schematic is shown in Figure 5 and its performance can be found in TPC section.TYPICAL APPLICATION CIRCUITSMP2155S W 14S W 22VIN5Vcc8VOUT1FB10MODE/SYNC7EN6P G N D3A G N D9U13.3uHL1NS C110uF/6.3V C222uF 10V C322uF 10V C4231JP1231JP2GND GND 143kR2820kR1GNDGND VIN=2-5.5VGNDGNDR3750k C568pFVOUT=3.3VFigure 5—3.3V Output Application CircuitMP2155S W 14S W 22VIN5Vcc8VOUT1FB10MODE/SYNC7EN6P G N D3A G N D9U13.3uHL1NS C110uF/6.3V C222uF 10V C322uF 10V C4231JP1231JP2GND GND 91kR2820kR1GNDGND VIN=2-5.5VGNDGNDR3681k C522pFVOUT=5VFigure 6—5V Output Application CircuitNOTICE: The information in this document is subject to change without notice. Please contact MPS for current specifications.Users should warrant and guarantee that third party Intellectual Property rights are not infringed upon when integrating MPS products into any application. MPS will not assume any legal responsibility for any said applications.PACKAGE INFORMATIONQFN10 (3mmX3mm)SIDE VIEW TOP VIEW 11065BOTTOM VIEW2.903.101.451.752.903.102.252.550.50BSC0.180.300.801.000.000.050.20 REFPIN 1 ID MARKING1.700.500.25RECOMMENDED LAND PATTERN2.90NOTE:1) ALL DIMENSIONS ARE IN MILLIMETERS .2) EXPOSED PADDLE SIZE DOES NOT INCLUDE MOLD FLASH . 3) LEAD COPLANARITY SHALL BE 0.10 MILLIMETER MAX . 4) DRAWING CONFORMS TO JEDEC MO -229, VARIATION VEED-5. 5) DRAWING IS NOT TO SCALE .PIN 1 IDSEE DETAIL A 2.500.70PIN 1 ID OPTION B R0.20 TYP.PIN 1 ID OPTION A R0.20 TYP.DETAIL A0.300.50PIN 1 IDINDEX AREA。
