16数据选择器

组合逻辑电路一、单选题(每题1分)1.一个16路数据选择器，其地址输入（选择控制输入）端有 4 __ 个。

A 16个B 2个C 4个D 8个2.能完成两个1位二进制数相加并考虑到低位来的进位的电路称为。

A 编码器B 译码器C 全加器D 半加器3.在组合逻辑电路的常用设计方法中，可以用来表示逻辑函数。

A 真值表B 状态表C 状态图D 特性方程4.一个8路数据选择器，其地址输入（选择控制输入）端有。

A 1个B 2个C 3个D 4个5.一个32路数据选择器，其地址输入（选择控制输入）端有。

A 2个B 3个C 4个D 5个6.在下列逻辑电路中，不是组合逻辑电路的有。

A 译码器B 编码器C 全加器D 寄存器7.在下列电路中，只有属于组合逻辑电路。

A 触发器B 计数器１C 数据选择器D 寄存器8.用代码代表特定信号或者将代码赋予特定含义的过程称为。

A 译码B 编码C 数据选择D 奇偶校验9.由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为。

A RS=0B R+S=1C RS=1D R+S=0二、判断题(每题1分)1.欲实现一个三变量组合逻辑函数，应选用下列选项中的C。

（）A 编码器B 译码器C 数据选择器D2.如需要判断两个二进制数的大小或相等，可以使用下列选项中的C。

（）A 译码器B 编码器C 数据选择器D 数据比较器3.用代码代表特定信号或者将代码赋予特定含义的过程称为下列选项中的C。

（）A 译码B 编码C 数据选择D 奇偶校验4.通过四位数值比较器HC85比较两数的大小时,在A3 =B3、A2=B2情况下,如果A1>B1,则输出F(A>B〉=1,F(A<B)=F(A=B)=0。

( )5.一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少7位二进制数才能满足要求。

（）6.半导体数码管的每个显示线段都是由下列选项中的C构成的A 灯丝B 发光二极管C 发光三极管D 熔丝２３7. 在二进制译码器中，若输入有4位代码，则输出信号数应选用下列选项中的C 。

课程设计报告课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业网络工程班级 1102 学号 21 姓名张宏磊指导教师刘洞波陈华光陈多2012年 12月 27日课程设计任务书课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业班级网络工程学生姓名 1102 学号 21 指导老师刘洞波邓作杰陈多审批任务书下达日期： 2012年 12月 27日任务完成日期：2013年 01月 11日目录一、16选1选择器的功能...................................1．函数真值表.............................................2．函数电路图.............................................3．函数表达式.............................................二、详细设计..............................................1．创建项目................................................ 2．VHDL文本设计语言输入...................................3．编译功能界面............................................4．编译成功................................................5. 打开波形编辑器窗口.......................................6.对应结点查找..............................................7.综合编译形成网表..........................................三、程序功能调试............................................1．进入波形仿真功能.........................................2．给定输入信号.............................................3．进行时序仿真.............................................4．生成波形图...............................................四、心得体会...............................................------------------------------------------------------------------一、JK触发器的主要功能....................................1．特性方程................................................ 2．真植表.................................................. 3．函数逻辑电路图..........................................二、详细设计................................................. 1．创建项目..........................................2．输入文本语言程序进行编译................................. 3．编译成功，选择波形编辑器功能............................. 4．进行仿真设置............................................. 5．查找对应结点............................................ 6．形成综合后网表...........................................三、程序功能调试............................................ 1．给定输入................................................. 2．进入波形仿真............................................. 3．形成仿真波形.............................................四、心得体会................................................五、附录................................................... 1．16选1选择器设计源代码.................................. 2．JK触发器设计源代码...................................... 3．参考书目................................................ 4．课程设计评分表..........................................一、16选1选择器的主要功能数据选择器是常用的组合逻辑部件之一。

数字电路-练习B(总16页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术练习一、填空题1.=⊕⊕⊕A偶数个A A A ① 。

2.逻辑函数F=A +B+C D 的反函数F = ① ，对偶式为 ② 。

触发器的特征方程为 ① ，JK 触发器的特征方程为② 。

4.构造一个模10计数器需要 ① 个状态， ② 个触发器。

5.将JK 触发器的J 端和K 端连在一起，就得到了 ① 触发器。

6. ① 型触发器克服了空翻现象。

的清零端是异步清零，则下图构成 ① 进制计数器。

1. ① 02. ①)(D C B A +⋅⋅ ②)(D C B A +⋅⋅3. ①D Q = ②n n Q K Q J Q +=4. ① 10 ② 45. ① T6. ① 边沿7. ① 641.进制转换(31)10 = ① 2 = ② 16。

2.逻辑函数的表示方法有 ① 、卡诺图、函数式、 ② 和波形图。

触发器的特性方程是： ① ，T 触发器的特性方程=+1n Q ② 。

4.下图(a)、(b)所示的组合逻辑电路，已知(a)中为TTL 门电路，（b ）中为OC 门，它们的输出表达式Y 1 = ① ，Y = ② 。

(a)(b)5.译码集成电路74LS138的地址码有 ① 个，译码输出端的个数有 ② 个。

6.某加计数器是由74LS161构成的十进制计数器，设初始状态Q 3Q 2Q 1Q 0 = 0000，当采用同步归零方式时其最后一个状态是 ① ，当采用异步归零方式时其最后一个状态是 ② 。

1. ① 11111 ② 1F 2. ① 真值表 ② 逻辑图 （可对调） 3. ①0,1=+=+RS Q R S Q n n ② n n Q T Q T + 4. ① A ② CD AB CD AB +⋅或5. ① 3② 8 6. ① 1001 ② 1010CP 1Q 0 Q 1 Q 2 Q 3 CP 1 CPCP 074LS290(个位)Q 0 Q 1 Q 2 Q 3CP 074LS290(十位)S 9A S 9B R 0A R 0BS 9A S 9B R 0A R 0B&1.进制转换：（）10 = ① 2 ，（1F ）16 = ② 2。

一、 填空题1.二进制数是以2为基数的计数体制，十六进制数是以16为基数的计数体制。

2.二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。

3.逻辑函数表达式有标准与—或式（最小项）和标准或—与式（最大项）两种标准形式。

4.逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。

5.编码器是对输入信号进行编码的电路，优先编码器只对优先级别高的输入信号进行编码。

二．选择题1.一个输入为A 、B 的两输入端与非门，为保证输出低电平，要求输入为（ D ）A 、A=1、B=0B 、A=0、B=1C 、A=0、B=0D 、A=1、B=12、（背）已知输入A 、B 和输出Y 的波形图如图所示，能实现此波形的门电路是（ D ）A 、与非门B 、或非门C 、异或门D 、同或门Y=AB+AB=A B...J 点点点’3、二 - 十进制编码器的输入编码信号应有（ D ）10个信号输入端和4个输出端A 、2个B 、4个C 、8个D 、10个4、要使由或非门组成的保持原状态不变，R D 和S D 端输入的信号应取（A ）A 、0==S R D DB 、R D =0、S D =1C 、1==S RD D D 、01==S R D D 、5、如果将边沿D 触发器的Q 端和D 端相连，则Q 端输出脉冲的频率为输入时钟 脉冲CP 的（ A ）A 、二分频B 、二倍频C 、四倍频D 、不变三、简答题1、试分析如图所示电路为几进制计数器。

写出它的输出方程、驱动方程、状态方程、列出状态转换真值表，并画出时序图。

2.试用CT74LS161的异步清零和同步指数功能构成下列计数器：（1）十一进制计数器；（2）六十进制计数器（3）一百进制计数器答案如下：一、1. 2 162. 0,1,2，逢二进一3. 标准与-或式，标准或-与式4. 代入规则，反演规则，对偶规则5. 输入信号，优先级别高的输入信号二、1-5 DDDAA三、1.解：2解：解：（1）用CT74LS161构成十一进制计数器。

一、填空题1.（10001001.01）2=（ 137.25）10=（000100110111.00100101 ）8421BCD 。

2.(C5)16 ，（188）10, (10111100)2中最大数为_(C5)16_,最小数为（188）10, (10111100)2。

3.（10001011.011）2=（213.3）8=（8B.6）16。

4. 二进制数+1100110的原码为01100110,反码为01100110,补码为01100110。

5. 逻辑函数L =A B̅C +A +B +C = 1 。

6.写出下面逻辑电路图的逻辑表达式 Z =A⨁B +C 。

7.逻辑函数D C B A F ++=的反函数F ＝ AB̅(C +D ̅) 。

8. 主从型RS 触发器也称为 脉冲 RS 触发器，其特性方程 Q n+1= S+R ̅Q n 。

9.某计数器状态转换图如图1,该电路为__5_进制计数器，容量为 5 。

10.若要对70个编码对象进行编码，则至少需要 7 位二进制代码编码。

11．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为 10111111 。

12.一个8选1的多路选择器（数据选择器），应具有 3 个地址输入端。

13. 一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是 4 。

14.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 1011-0110-1100-1000-0000 。

15． 有一个4位的D/A 转换器，设它的满刻度输出电压为10V ，当输入数字量为1101时，输出电压为 8.125V 。

二、计算题1.用二进制补码计算下列各式： （1）11101-11011 （2）-0011-10012.用卡诺图化简下列逻辑函数为最简与—或表达式： （1）{Z =AB A B C A B C +••+••BC =0（2）Y (A,B,C,D )=∑m(1,3,8,9,10,11,14,15)（1）解：真值表 卡诺图化简A B C Z0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 × 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 ×表达式: Z=C B A B A ++ （2）解：3.下图电路中，G 1和G 2为OC 与非门，输出为线与结构。

一、多项选择题1．下列表达式中不存在竞争冒险的有A. B. C.D.2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。

A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。

A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有A. B.C. D.5．函数，当变量的取值为( )时，将出现冒险现象。

A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0 6．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A. B.C. D.7.一个8选一数据选择器的数据输入端有( )个。

A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有( )。

A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有( )个。

A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有( )。

A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出( )位二进制代码。

A.2B.6C.7D.8 12．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应:A. B.C. D.13．以下电路中，加以适当辅助门电路，( )适于实现单输出组合逻辑电路。

A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数，应使:A. B.C. D.15．用三线-八线译码器74LS138和辅助门电路实现逻辑函数，应：A. B.C. D.二、判断题正确错误1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

2.编码与译码是互逆的过程。

3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

4.液晶显示器的优点是功耗极小、工作电压低。

5.液晶显示器可以在完全黑暗的工作环境中使用。

6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。

数字电子技术习题一．填空题1．（1011011）2 = ( )8=（____ ___）10=（____ ___）16=（_____）8421BCD2．( 16.25 )10 = ( )2= ( )8=( )16。

3．TTL三态门的三种可能输出状态是_______、_______、_______。

4．数字电路中的三极管一般工作于区和区，而区只是一种过渡状态。

5．CMOS 门电路的闲置输入端不能悬空，对于与门，闲置输入端应当接_______电平。

6．TTL 与非门的多余输入端应接_______电平，或者与有用端 _______。

7．（156.75）10 ＝（_______）2＝（_______）8＝（_______）16。

8．数字信号的特点是在上和上都是断续变化的。

9．逻辑代数最基本的逻辑关系有、、三种。

10．多个OC门输出端并联到一起可实现功能。

11. 函数CABBCAY+=，在A = 0，B= 1 ,C=1时，输出为Y =_______。

12．三种基本的逻辑运算是_______运算，_______运算和_______运算。

13. 晶体三极管作为电子开关时，其工作状态必须为_______状态或_______状态。

14．TTL 与门的多余输入端应接_______电平，或者与有用端 _______联。

15．插拔芯片时，应该首先切断。

16．布尔代数的基本规则有代入规则，反演规则和________________规则。

17．逻辑函数的四种表示方法是______、________、________和__________。

18．逻辑代数中3种基本运算是、和。

19．多个OD门输出端并联到一起可实现功能。

20．CMOS与门的多余输入端应接_______电平，或者与有用端 _______。

21．基本逻辑关系有逻辑、逻辑、逻辑。

22. 三态门的“三态”指，和。

23．对于共阴接法的发光二极管数码显示器，应采用电平输出的七段显示译码器。

电工电子竞争与冒险练习题及答案选择题1(下列表达式中不存在竞争冒险的有。

BBBDC A.Y=+AB B.Y=AB+C C.Y=AB+AB D.Y=(A+)A 2(若在编码器中有50个编码对象，则要求输出二进制代码位数为位。

A.5B.6C.10D.50 3.一个16选一的数据选择器，其地址输入(选择控制输入)端有个。

A.1B.2C.4D.16 4.下列各函数等式中无冒险现象的函数式有。

F,BC，AC，ABF,AC，BC，ABF,AC，BC，AB，AB A. B. C.F,BC，AC，AB，BC，AB，ACF,BC，AC，AB，ABD. E.F,AC，AB，BC5(函数，当变量的取值为时，将出现冒险现象。

A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0 6(四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= 。

AAXAAX，AAX，AAX，AAXAAXAAXA. B. C. D. 1010110103001121030017.一个8选一数据选择器的数据输入端有个。

A.1B.2C.3D.4E.8 8(在下列逻辑电路中，不是组合逻辑电路的有。

A.译码器 B.编码器 C.全加器 D.寄存器 9(八路数据分配器，其地址输入端有个。

1 B.2 C.3 D.4 E.8 A.10(组合逻辑电路消除竞争冒险的方法有。

A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11(101键盘的编码器输出位二进制代码。

A.2B.6C.7D.8AA，AA14(用四选一数据选择器实现函数Y=，应使。

1010A.D=D=0，D=D=1B.D=D=1，D=D=0 02130213C.D=D=0，D=D=1D.D=D=1，D=D=001230123A，AA15(用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应。

221YYYYYYYYA.用与非门，Y= B.用与门，Y= 23014567Y，YY，Y，Y，Y，Y，YC.用或门，Y= D.用或门，Y=23014567填空题消除竟争冒险的方法有、、等。

《组合逻辑电路的分析与设计》十六选一数据选择器院系：电子与信息工程学院十六选一选择器一、实验目的1、熟悉中规模集成数据选择器的逻辑功能及测试方法。

2、学习用集成数据选择器进行逻辑设计。

二、实验仪器及材料1、数字电路实验箱。

2、数字万用表。

3、数据选择器74LS151两片。

4、导线。

三、实验原理1、8选1数据选择器74LS151的简介74LS151为互补输出的8选1数据选择器，引脚排列如图所示，功能见表。

选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，S为使能端，低电平有效。

（1）使能端S＝1时，不论C～A状态如何，均无输出（Y＝0，S＝1），多路开关被禁止。

（2）使能端S＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。

如：CBA＝000，则选择D0数据到输出端，即Y＝D0。

如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。

2、74LS151的引脚图如下图（一）所示：图（一）3、74LS151的功能表如下表（一）所示：74LS151功能表:表（一）4、数据选择器数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。

5、四选一数据选择器电路如下图图（一）图（一）6、三个地址输入端A2、A1、A0，八个数据输入端D0~D7，如下图图（二）图（二）7、实验时连接图如下图图（三）：图（三）五、实验内容1、部分实验图片如下图图（四）和图（五）所示图（四）六、实验结论七、实验心得通过本次实验，使我更加清楚74LS151的使用特点和方法，以及电路连接和诸多电路的实际操作。

让我对数据选择器有了更近一步的认识，对其功能和应用有了更深的理解。

《数字电子技术》复习题一、填空题1．（28.25）10=（）2=（）8421BCD （6B.2）16= ( ) 2= () 82．能自行振荡产生周期性脉冲波形的电路是 ;可将正弦波变成同频率的矩形波的电路是。

3．同一逻辑函数的任意两个最小项之积为。

4．F=A+BC的对偶式是。

5．半加器具有个输入端, 个输出端。

6．T触发器的特性方程为。

7．存储器EPROM-2764为8K×8位的芯片,则其地址线为根,数据线为根。

8．A/D转换器由和两部分组成。

9．在（10110）2，（11）10，（110）8，（011）16，（10010001）8421BCD这一组数中的最大数是最小数是，10．对于TTL电路，或非门的输入端悬空时，输出端的状态为。

11．多谐振荡器的功能为。

12．TTL三态门的输出有 , , 三种状态.13．D触发器的特性方程为。

14．1K×8的ROM芯片,则其地址线为根,输出线为根。

15．时间和幅度都是离散的信号称为。

16．高电平对应1低电平对应0的关系称为。

17．数字电路中，常用的数制是、、。

18．常用的BCD码有、、、、。

19．逻辑代数的基本运算有、、。

20．逻辑函数的化简法有、。

21．数字电路按结构分为和两类。

22．组合电路中，输入信号改变时，输出可能出现不正常的干扰信号，使电路产生错误输出，这种现象称为。

23．触发器按结构可分为、、、。

24．多谐振荡器称为。

25．BCD码是用代表一位十进制数的编码，最常用的是。

26．CMOS电路的优点是、、、、缺点是。

27．逻辑代数的基本运算有、、。

20．逻辑函数的化简法有、。

21．数字电路按结构分为和两类。

22．组合电路中，输入信号改变时，输出可能出现不正常的干扰信号，使电路产生错误输出，这种现象称为。

23．触发器按结构可分为、、、。

28．单稳态触发器的主要用途是、和。

29．DA C可以把转换成。

30．普通门电路的输出有两种状态或。

《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。

(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。

5.二进制数(1101.10112的等值八进制数是( 8。

6.二进制数(1101.1012的等值十进制数是( 10。

7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。

8.二进制数为000000~111111能代表( 个十进制整数。

9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。

10.格雷码的特点是。

11.n 变量函数的每一个最小项有个相领项。

12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。

13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。

14.逻辑函数D C B A F ++=的反函数F = ( 。

15.逻辑函数(C B A F +=的对偶函数F '是 ( 。

16.多变量同或运算时, =0,则i x =0的个数必须为( 。

17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。

18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。

19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。

20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。

* * * * *21.正逻辑约定是( 、( 。

22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。

数字逻辑电路-题库1、当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。

答案：错误2、逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。

答案：正确3、在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。

答案：正确解析：异或：不同为1，相同为04、最基本的三种逻辑运算是________、________、________。

答案：与；或；非；5、答案： B6、有三个输入端的或非门电路，要求输出高电平，其输入端应是。

A、全为高电平B、至少一个端为低电平C、全为低电平D、至少一个端为高电平答案： C7、十进制数（42）10对应的十六进制数为。

答案：2A；8、在下列逻辑运算中，错误的是：。

A、若A+B=B+C，则A=CB、若1+A=B,则1+A+AB=BC、若A=B,则AB=AD、若A=C,则AB=BC答案： A9、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。

答案：错误10、逻辑函数两次求反后可以还原，而逻辑函数的对偶式再作对偶变换也可以还原为它本身。

答案：正确11、若逻辑函数AB=AC，则B=C答案：错误解析：若A等于0，AB=AC，B可以不等于C12、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等答案：错误解析：不同的逻辑函数式可以相等。

13、逻辑表达式A+BC= （）A、 ABB、 A+CC、 (A+B)(A+C)D、 B+C答案： C14、。

A、B、C、D、答案： A15、逻辑函数F=AB+CD的对偶式=__ ____，反函数=____ ____。

答案：（A+B）(C+D)，16、n个变量的逻辑函数，其全部最小项共有n个。

答案：错误解析：共有2的N次方个17、在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。

答案：错误解析：所谓最小项，必须包含所有逻辑函数，函数必须以原变量或者反变量的形式出现，且只出现一次。

《数字逻辑与数字电路》习题案例（计算机科学与技术专业）2011年7月计算机与信息学院计算机科学技术系一、选择题1．十进制数33的余3码为 。

A. B. C. D.2．二进制小数-0.0110的补码表示为 。

A ．0.1010B ．1.1001C ．1.0110D ．1.10103．两输入与非门输出为0时，输入应满足 。

A ．两个同时为1B ．两个同时为0C ．两个互为相反D ．两个中至少有一个为04．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？A ． 9B ．7C ．16D ．不能确定5. 下列逻辑函数中，与A F =相等的是 。

)(A 11⊕=A F )(B A F =2⊙1 )(C 13⋅=A F )(D 04+=A F6. 设计一个6进制的同步计数器，需要 个触发器。

)(A 3 )(B 4 )(C 5 )(D 67. 下列电路中，属于时序逻辑电路的是 。

)(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器8. 列电路中，实现逻辑功能n n Q Q =+1的是 。

)(A )(B9. 的输出端可直接相连，实现线与逻辑功能。

)(A 与非门 )(B 一般TTL 门)(C 集电极开路OC 门 )(D 一般CMOS 门10．以下代码中为无权码的为 。

A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码11．以下代码中为恒权码的为 。

A .8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码12．一位十六进制数可以用 位二进制数来表示。

A . １B . ２C . ４D . 16CP QCP QCPQ 0 CP13．十进制数25用8421BCD码表示为。

A.10 101B.0010 0101C.D.1010114．在一个8位的存储单元中，能够存储的最大无符号整数是。

A.（256）10B.（127）10C.（FF）16D.（255）1015．与十进制数（53.5）10等值的数或代码为。

数字电子技术习题一．填空题1．（1011011）2 = ( )8=（____ ___）10=（____ ___）16=（_____）8421BCD2．( 16.25 )10 = ( )2= ( )8=( )16。

3．TTL三态门的三种可能输出状态是_______、_______、_______。

4．数字电路中的三极管一般工作于区和区，而区只是一种过渡状态。

5．CMOS 门电路的闲置输入端不能悬空，对于与门，闲置输入端应当接_______电平。

6．TTL 与非门的多余输入端应接_______电平，或者与有用端 _______。

7．（156.75）10 ＝（_______）2＝（_______）8＝（_______）16。

8．数字信号的特点是在上和上都是断续变化的。

9．逻辑代数最基本的逻辑关系有、、三种。

10．多个OC门输出端并联到一起可实现功能。

11. 函数CABBCAY+=，在A = 0，B= 1 ,C=1时，输出为Y =_______。

12．三种基本的逻辑运算是_______运算，_______运算和_______运算。

13. 晶体三极管作为电子开关时，其工作状态必须为_______状态或_______状态。

14．TTL 与门的多余输入端应接_______电平，或者与有用端 _______联。

15．插拔芯片时，应该首先切断。

16．布尔代数的基本规则有代入规则，反演规则和________________规则。

17．逻辑函数的四种表示方法是______、________、________和__________。

18．逻辑代数中3种基本运算是、和。

19．多个OD门输出端并联到一起可实现功能。

20．CMOS与门的多余输入端应接_______电平，或者与有用端 _______。

21．基本逻辑关系有逻辑、逻辑、逻辑。

22. 三态门的“三态”指，和。

23．对于共阴接法的发光二极管数码显示器，应采用电平输出的七段显示译码器。

《数字逻辑》在线作业一
红字部分为答案！
单选题
1.一个16选一的数据选择器，其地址输入(选择控制输入)端有()个。

A.1
B.2
C.4
D.16
2.矩形脉冲信号的参数不包括 ()
A.周期
B.占空比
C.脉宽
D.扫描期
3.液晶显示器可以在完全黑暗的工作环境中使用。

A.正确
B.错误
4.当逻辑函数有n个变量时，共有个变量取值组合?
A.n
B.2n
C.n^2
D.2^n
5.把二进制数10111转换为十进制数的结果为
A.21
B.22
C.23
D.24
6.将十六进制数400H，转换为十进制数的结果为
A.1024D
B.512D
C.256D
D.128D
7.2421码与8421码不同点在于2421码可有多种编码方案表示十进制数0~9
A.正确
B.错误
8.数据选择器和数据分配器的功能正好相反，互为逆过程。

A.正确
B.错误
9.一个触发器可记录一位二进制代码，它有()个稳态
A.0
B.1。

第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D ; =B +A B =A B +B C =A B C +A B =A +B A D2．若在编码器中有50个编码对象,则要求输出二进制代码位数为B 位; .6 C3.一个16选一的数据选择器,其地址输入选择控制输入端有 C 个; .2 C4.下列各函数等式中无冒险现象的函数式有 D ;A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5．函数C B AB C A F ++=,当变量的取值为 A C D 时,将出现冒险现象; =C =1 =C =0 C.A =1,C =0 =0,B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A ;A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个; .2 C8．在下列逻辑电路中,不是组合逻辑电路的有 D ;A.译码器B.编码器C.全加器D.寄存器 9．八路数据分配器,其地址输入端有 C 个; .2 C 10．组合逻辑电路消除竞争冒险的方法有 A B ;A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码; .6 C12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器,应 A B C ;A.A ST =1,B ST =D ,C ST =0B. A ST =1,B ST =D ,C ST =DC.A ST =1,B ST =0,C ST =DD. A ST =D ,B ST =0,C ST =013．以下电路中,加以适当辅助门电路, A B 适于实现单输出组合逻辑电路;A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数Y =0101A A A A +,应使 A ; =D 2=0,D 1=D 3=1 =D 2=1,D 1=D 3=0 =D 1=0,D 2=D 3=1 =D 1=1,D 2=D 3=015．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +,应 B ;A.用与非门,Y =765410Y Y Y Y Y YB.用与门,Y =32Y YC.用或门,Y =32Y Y +D.用或门,Y =765410Y Y Y Y Y Y +++++16.编码电路和译码电路中, B电路的输入是二进制代码A.编码B.译码C.编码和译码 17.组合逻辑电路输出状态的改变 AA.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关位输入的二进制编码器,其输出端有 C 位 A. 256 B. 128 C. 4 D. 3 19.对于四位二进制译码器,其相应的输出端共有 B个B. 16个C. 8个D. 10个20.在下列逻辑电路中,不是组合逻辑电路的有 DA.译码器B.编码器C.全加器 D .寄存器22.对于输出低电平有效的2—4线译码器来说要实现,Y=A B AB ''+的功能,应外加 D A.或门 B.与门 C.或非门 D.与非门 23.两片8-3线优先编码器74148可扩展成 A 线优先编码器; A. 16-4 B. 10-5 C. 16-8 D. 10-8 24.两片3-8线译码器74138可扩展成 A 线译码器; A. 4-16 B. 5-10 C. 8-16线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=001时,输出70~Y Y ''=C A.B.C.D.26.对于三位二进制译码器,其相应的输出端共有 C个B. 16个C. 8个D. 10个线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=110时,输出70~Y Y ''=B A.B.C.D.28.具有3条地址输入线的选择器含B 条数据输入线;29.八选一数据选择器74LS151的地址线为011时,输出Y= CC. 3DD. 5D位半加器的输入和输出分别为B A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO31.半加器的求和的逻辑关系是DA.与非B.或非C.与或非D.异或32.优先编码器74LS148输入为—,输出为 、、;当使能输入,,时,输出应为 A33.在下列逻辑电路中,不是组合逻辑电路的有 C A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是 CA.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是A A.编码器 B.译码器 C.加法器 D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是 B A.编码器 B.译码器 C.数据选择器 D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为 B.3 C39. 用8选1数据选择器可设计的组合逻辑函数变量最大数为 C.3 C40. 用4片74148可扩展成的编码器是 D 线-3线 线-4线 线-5线 线-5线 41. 用4片74138可扩展成的译码器是 D 线-8线 线-16线 线-24线 线-32线42. 编码电路和译码电路中, A电路的输出是二进制代码;A. 编码B. 译码C. 编码和译码43. B 是构成组合逻辑电路的基本单元;A. 触发器B. 门电路C. 门电路和触发器44. 下列说法错误的是 C ;A. 74HC148的输入和输出均以低电平作为有效信号;B. 74HC138的输出以低电平作为有效信号;C. 7448的输出以低电平为有效信号;45. 对于3位二进制译码器,其相应的输出端共有 B 个;A. 3B. 8C. 6D. 1047. 两个1位二进制数A 和B 相比较,可以用 A 作为A > B 的输出信号Y A>B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A48. 两个1位二进制数A 和B 相比较,可以用 B 作为A < B 的输出信号Y A<B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A49. 两个1位二进制数A 和B 相比较,可以用 D 作为A = B 的输出信号Y A=B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A50. 一个4选1数据选择器的地址端有 D 个;A. 8B. 1C. 3D. 251. 在8线－3线优先编码器74HC148中,扩展端EXY '的低电平输出信号表示 A ; A. “电路工作,但无编码输入” B. “电路工作,而且有编码输入”52．8线—3线优先编码器的输入为I 0—I 7 ,当优先级别最高的I 7有效时,其输出012Y Y Y ••的值是C ;A ．111 B. 010 C. 000 D. 10154．已知74LS138译码器的输入三个使能端E 1=1, E 2A = E 2B =0时,地址码A 2A 1A 0=011,则输出 Y 7 ～Y 0是 C ;A. B. 10111111 C. D. 56、半加器和的输出端与输入端的逻辑关系是 D A 、 与非 B 、或非 C 、 与或非 D 、异或57、 TTL 集成电路 74LS138 是３ / ８线译码器,译码器为输出低电平有效,若输入为A 2 A 1 A 0 =101 时,输出： 为B ;A . 00100000 B. C. D. 00000100 58、属于组合逻辑电路的部件是A ;A 、编码器B 、寄存器C 、触发器D 、计数器 59．以下错误的是Ba ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器二、判断题正确打√,错误的打×1.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效;×2.编码与译码是互逆的过程;√3.二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路;√4.液晶显示器的优点是功耗极小、工作电压低;√5.液晶显示器可以在完全黑暗的工作环境中使用;×6.半导体数码显示器的工作电流大,约10mA 左右,因此,需要考虑电流驱动能力问题;√7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动;√8.数据选择器和数据分配器的功能正好相反,互为逆过程;√9.用数据选择器可实现时序逻辑电路;×10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰;× 11．八路数据分配器的地址输入选择控制端有8个;×12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. × 13．译码器哪个输出信号有效取决于译码器的地址输入信号√14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关,,还与电路原来的状态有关;× 15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件;×三、填空题1．半导体数码显示器的内部接法有两种形式：共 阴 接法和共 阳 接法; 2．对于共阳接法的发光二极管数码显示器,应采用 低 电平驱动的七段显示译码器;3．消除竟争冒险的方法有修改逻辑设计 、 滤波电容 、 加入选通电路 4.优先编码器74L S 148输入为 —,输出为、、;当使能输入,,时,输出 应为____001_________;5、 4线－１０线译码器有 4个输入端, 10 个输出端, 6个不用的状态;6、 组合电路与时序电路的主要区别：7、74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出01234567Y Y Y Y Y Y Y Y 应为 ;8、驱动共阳极七段数码管的译码器的输出电平为 低 有效;四、设计与分析题1、用四输入数据选择器实现函数本题目只作为了解,不需掌握解：用代数法求;根据逻辑表达式,其有四个输入变量A、B、C、D,而四选一数据选择器只需两位地址代码和,若选A和B作为选择器的地址输入,A =、B =,余下的项可选作数据输入用;于是将表达式进行变换,变化成每项都含有A和B原变量和反变量组成的表达式;由此可知：D0=0 D1=D D2= D3=1根据得到的表达式可画出逻辑图2、用八选一数据选择器T576实现函数F;解：由于八选一数据选择器的地址输入通道选择信号有：A2 A1 A0三个;因此将ABC三个变量做地址输入信号,而D作为数据输入;因而实现函数F的关键是根据函数式确定数据输入D0 ～D7求数据输入D0～D7可以采用代数法也可采用卡诺图来求本题采用卡诺图法来求：1．首先分别画出函数和选择器的卡诺图如图5a、b;图b为取A、B、C作地址选择画出的选择器卡诺图,当ABC由000～111变化,其相应的输出数据为D0～D7,因此反映在卡诺图上相应的方格分别填入D0～D7,其余的一个变量D可组成余函数;对照图5a和b可确定D0～D7,其方法是：图b中D i对应于图a中的方格内全为1,则此D i= 1；反之,若方格内全为0,则D i= 0; 图b中D i对应于图a中的方格内有0也有1,则D i应为1格对应的输入变量的积之和此积之和式中只能含余下变量D;由此得Di为D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1其逻辑图如图6所示;3、用四选一数据选择器及门电路实现一位二进制全减运算;S i=4、如图所示为由八选一数据选择器实现的函数F; 1试写出F的表达式;2用3-8译码器74LS138及与非门实现函数F;解:12 FABCD=m0,1,2,3,5,7,8,105.写出右图所示电路输出信号Y的逻辑表达式,并说明其功能; 7分6.用8选1数据选择器74HC151产生逻辑函数Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′7分7分7.用译码器74LS138实现逻辑函数FA,B,C＝(1,2,3,5,6)m9.试设计一个监视交通信号灯工作状态,逻辑电路正常工作时,任何时刻必须有一盏灯亮,而其它点亮状态时,电路发生故障,这时要求能发出故障信号,要求采用四选一数据选择器74153来实现信号灯为红R、黄A、绿G7分10.设输入变量A、B、C、D,输出为F;当A、B、C、D有三个或三个以上为1时,输出为1,输入为其它状态时,输出为0;试用与非门设计四变量的多数表决电路;7分11.设8421BCD码对应的十进制数为X,当X ≤2,或≥7时电路输出F为高电平,否则为低电平;试设计该电路,并用与非门实现之;1列出真值表； 2试写出输出信号的逻辑表达式； 3画出逻辑电路图;7分12.试用8选1数据选择器74LS151产生逻辑函数Y=AB+BC+AC,写出分析过程,画出逻辑电路图;7分13.分析组合逻辑电路功能图中门电路为与非门;7分1输出逻辑函数式；2真值表；3功能判断;14. 设计一个判断输入的3位代码能否被3整除的电路,用译码器74138实现,可适当加门电路;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;15. 设计一个3人表决电路,A具有一票否决权,用2输入端四或非门7402实现;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;16. 设计一个判断输入的4位代码能否被3整除的电路,用译码器74151实现;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;17. 分析下图电路,写出输出Z 的逻辑函数式;74HC151为8选1数据选择器,输出的逻辑函数式为+''+'+''+''+'''=)()()()()(01240123012201210120A A A D A A A D A A A D A A A D A A A D Y )()()(012701260125A A A D A A A D A A A D +'+';18. 试画出用3线－8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图;⎩⎨⎧'+''==CAB C B Y AC Y 2119. 试用4选1数据选择器74HC153产生逻辑函数BC C A C B A Y +''+''=;20. 试用8选1数据选择器74HC151产生逻辑函数C B A C B A AC Y ''+''+=;21．试用3线—8线译码器74LS138和门电路实现下列函数;8分ZA 、B 、C=AB+A C解：Z A 、B 、C =AB +A C =ABC +C +A CB +B=ABC +AB C +A BC +A B C = m1+ m3+ m6+ m7=7 6 3 1 m m m m •••22、用如图所示的8选1数据选择器74LS151实现下列函数;8分 YA,B,C,D=Σm1,5,6,7,9,11,12,13,14ST AY 7 Y 5Y 6Y 4 Y 3 Y 2 Y 1 Y 0 ST CST B A 0A 1 A 274LS138 ST AY 7Y 5Y 6Y 4 Y 3Y 2Y 1 Y 0 ST CST BA 0A 1 A 2 74LS138 CB A“1”&Z解：23．有一水箱,由大、小两台水泵M L 和M S 供水,如图所示;水箱中设置了3个水位检测元件A 、B 、C;水面低于检测元件时,检测元件给出高电平；水面高于检测元件时,检测元件给出低电平;现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作;试用74LS138加上适当的逻辑门电路控制两台水泵的运行;74LS138的逻辑功能表输 入输 出S 1 32S SA 2 A 1 A 0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 01 1 11 1 1 1 1 1 1 01． 解：1输入A 、B 、C 按题中设定,并设输出M L ＝1时,开小水泵 M L ＝0时,关小水泵 M S ＝1时,开大水泵 M S ＝1时,关大水泵； 2根据题意列出真值表：A B C M L M S 0 0 0 0 0 0 0 1 0 1 0 1 0 × × 0 1 1 1 0 1 0 0 × × 1 0 1 × × 1 1 0 × × 111113由真值表化简整理得到：ABC C AB BC A C B A B M L +++==76327632m m m m m m m m M L •••=+++=C B A ABC C AB C B A C B A C B A M S ++++=+=7654176541m m m m m m m m m m M S ••••=++++=4令A=A,B=B,C=C,画出电路图：1“0101” “1111” “1111” 2“0110”时复位24．分析如下74LS153数据选择器构成电路的输出逻辑函数式;4分解：A AB B A F =+=25．试用图示3线－8线译码器74LS138和必要的门电路产生如下多输出逻辑函数;要求：1写出表达式的转换过程6分；2在给定的逻辑符号图上完成最终电路图;6分⎪⎩⎪⎨⎧+=++=+=C B A C B Y BC C B A C B A Y BC AC Y 321 解：FA BYD 0 D 1 D 2 D 3A 1 A 0 5403743127531m m m Y m m m m Y m m m Y ••=•••=••=。