16数据选择器

组合逻辑电路一、单选题(每题1分)1.一个16路数据选择器，其地址输入（选择控制输入）端有 4 __ 个。

A 16个B 2个C 4个D 8个2.能完成两个1位二进制数相加并考虑到低位来的进位的电路称为。

A 编码器B 译码器C 全加器D 半加器3.在组合逻辑电路的常用设计方法中，可以用来表示逻辑函数。

A 真值表B 状态表C 状态图D 特性方程4.一个8路数据选择器，其地址输入（选择控制输入）端有。

A 1个B 2个C 3个D 4个5.一个32路数据选择器，其地址输入（选择控制输入）端有。

A 2个B 3个C 4个D 5个6.在下列逻辑电路中，不是组合逻辑电路的有。

A 译码器B 编码器C 全加器D 寄存器7.在下列电路中，只有属于组合逻辑电路。

A 触发器B 计数器１C 数据选择器D 寄存器8.用代码代表特定信号或者将代码赋予特定含义的过程称为。

A 译码B 编码C 数据选择D 奇偶校验9.由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为。

A RS=0B R+S=1C RS=1D R+S=0二、判断题(每题1分)1.欲实现一个三变量组合逻辑函数，应选用下列选项中的C。

（）A 编码器B 译码器C 数据选择器D2.如需要判断两个二进制数的大小或相等，可以使用下列选项中的C。

（）A 译码器B 编码器C 数据选择器D 数据比较器3.用代码代表特定信号或者将代码赋予特定含义的过程称为下列选项中的C。

（）A 译码B 编码C 数据选择D 奇偶校验4.通过四位数值比较器HC85比较两数的大小时,在A3 =B3、A2=B2情况下,如果A1>B1,则输出F(A>B〉=1,F(A<B)=F(A=B)=0。

( )5.一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少7位二进制数才能满足要求。

（）6.半导体数码管的每个显示线段都是由下列选项中的C构成的A 灯丝B 发光二极管C 发光三极管D 熔丝２３7. 在二进制译码器中，若输入有4位代码，则输出信号数应选用下列选项中的C 。

课程设计报告课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业网络工程班级 1102 学号 21 姓名张宏磊指导教师刘洞波陈华光陈多2012年 12月 27日课程设计任务书课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业班级网络工程学生姓名 1102 学号 21 指导老师刘洞波邓作杰陈多审批任务书下达日期： 2012年 12月 27日任务完成日期：2013年 01月 11日目录一、16选1选择器的功能...................................1．函数真值表.............................................2．函数电路图.............................................3．函数表达式.............................................二、详细设计..............................................1．创建项目................................................ 2．VHDL文本设计语言输入...................................3．编译功能界面............................................4．编译成功................................................5. 打开波形编辑器窗口.......................................6.对应结点查找..............................................7.综合编译形成网表..........................................三、程序功能调试............................................1．进入波形仿真功能.........................................2．给定输入信号.............................................3．进行时序仿真.............................................4．生成波形图...............................................四、心得体会...............................................------------------------------------------------------------------一、JK触发器的主要功能....................................1．特性方程................................................ 2．真植表.................................................. 3．函数逻辑电路图..........................................二、详细设计................................................. 1．创建项目..........................................2．输入文本语言程序进行编译................................. 3．编译成功，选择波形编辑器功能............................. 4．进行仿真设置............................................. 5．查找对应结点............................................ 6．形成综合后网表...........................................三、程序功能调试............................................ 1．给定输入................................................. 2．进入波形仿真............................................. 3．形成仿真波形.............................................四、心得体会................................................五、附录................................................... 1．16选1选择器设计源代码.................................. 2．JK触发器设计源代码...................................... 3．参考书目................................................ 4．课程设计评分表..........................................一、16选1选择器的主要功能数据选择器是常用的组合逻辑部件之一。

数字电路-练习B(总16页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术练习一、填空题1.=⊕⊕⊕A偶数个A A A ① 。

2.逻辑函数F=A +B+C D 的反函数F = ① ，对偶式为 ② 。

触发器的特征方程为 ① ，JK 触发器的特征方程为② 。

4.构造一个模10计数器需要 ① 个状态， ② 个触发器。

5.将JK 触发器的J 端和K 端连在一起，就得到了 ① 触发器。

6. ① 型触发器克服了空翻现象。

的清零端是异步清零，则下图构成 ① 进制计数器。

1. ① 02. ①)(D C B A +⋅⋅ ②)(D C B A +⋅⋅3. ①D Q = ②n n Q K Q J Q +=4. ① 10 ② 45. ① T6. ① 边沿7. ① 641.进制转换(31)10 = ① 2 = ② 16。

2.逻辑函数的表示方法有 ① 、卡诺图、函数式、 ② 和波形图。

触发器的特性方程是： ① ，T 触发器的特性方程=+1n Q ② 。

4.下图(a)、(b)所示的组合逻辑电路，已知(a)中为TTL 门电路，（b ）中为OC 门，它们的输出表达式Y 1 = ① ，Y = ② 。

(a)(b)5.译码集成电路74LS138的地址码有 ① 个，译码输出端的个数有 ② 个。

6.某加计数器是由74LS161构成的十进制计数器，设初始状态Q 3Q 2Q 1Q 0 = 0000，当采用同步归零方式时其最后一个状态是 ① ，当采用异步归零方式时其最后一个状态是 ② 。

1. ① 11111 ② 1F 2. ① 真值表 ② 逻辑图 （可对调） 3. ①0,1=+=+RS Q R S Q n n ② n n Q T Q T + 4. ① A ② CD AB CD AB +⋅或5. ① 3② 8 6. ① 1001 ② 1010CP 1Q 0 Q 1 Q 2 Q 3 CP 1 CPCP 074LS290(个位)Q 0 Q 1 Q 2 Q 3CP 074LS290(十位)S 9A S 9B R 0A R 0BS 9A S 9B R 0A R 0B&1.进制转换：（）10 = ① 2 ，（1F ）16 = ② 2。

一、 填空题1.二进制数是以2为基数的计数体制，十六进制数是以16为基数的计数体制。

2.二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。

3.逻辑函数表达式有标准与—或式（最小项）和标准或—与式（最大项）两种标准形式。

4.逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。

5.编码器是对输入信号进行编码的电路，优先编码器只对优先级别高的输入信号进行编码。

二．选择题1.一个输入为A 、B 的两输入端与非门，为保证输出低电平，要求输入为（ D ）A 、A=1、B=0B 、A=0、B=1C 、A=0、B=0D 、A=1、B=12、（背）已知输入A 、B 和输出Y 的波形图如图所示，能实现此波形的门电路是（ D ）A 、与非门B 、或非门C 、异或门D 、同或门Y=AB+AB=A B...J 点点点’3、二 - 十进制编码器的输入编码信号应有（ D ）10个信号输入端和4个输出端A 、2个B 、4个C 、8个D 、10个4、要使由或非门组成的保持原状态不变，R D 和S D 端输入的信号应取（A ）A 、0==S R D DB 、R D =0、S D =1C 、1==S RD D D 、01==S R D D 、5、如果将边沿D 触发器的Q 端和D 端相连，则Q 端输出脉冲的频率为输入时钟 脉冲CP 的（ A ）A 、二分频B 、二倍频C 、四倍频D 、不变三、简答题1、试分析如图所示电路为几进制计数器。

写出它的输出方程、驱动方程、状态方程、列出状态转换真值表，并画出时序图。

2.试用CT74LS161的异步清零和同步指数功能构成下列计数器：（1）十一进制计数器；（2）六十进制计数器（3）一百进制计数器答案如下：一、1. 2 162. 0,1,2，逢二进一3. 标准与-或式，标准或-与式4. 代入规则，反演规则，对偶规则5. 输入信号，优先级别高的输入信号二、1-5 DDDAA三、1.解：2解：解：（1）用CT74LS161构成十一进制计数器。

一、填空题1.（10001001.01）2=（ 137.25）10=（000100110111.00100101 ）8421BCD 。

2.(C5)16 ，（188）10, (10111100)2中最大数为_(C5)16_,最小数为（188）10, (10111100)2。

3.（10001011.011）2=（213.3）8=（8B.6）16。

4. 二进制数+1100110的原码为01100110,反码为01100110,补码为01100110。

5. 逻辑函数L =A B̅C +A +B +C = 1 。

6.写出下面逻辑电路图的逻辑表达式 Z =A⨁B +C 。

7.逻辑函数D C B A F ++=的反函数F ＝ AB̅(C +D ̅) 。

8. 主从型RS 触发器也称为 脉冲 RS 触发器，其特性方程 Q n+1= S+R ̅Q n 。

9.某计数器状态转换图如图1,该电路为__5_进制计数器，容量为 5 。

10.若要对70个编码对象进行编码，则至少需要 7 位二进制代码编码。

11．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为 10111111 。

12.一个8选1的多路选择器（数据选择器），应具有 3 个地址输入端。

13. 一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是 4 。

14.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 1011-0110-1100-1000-0000 。

15． 有一个4位的D/A 转换器，设它的满刻度输出电压为10V ，当输入数字量为1101时，输出电压为 8.125V 。

二、计算题1.用二进制补码计算下列各式： （1）11101-11011 （2）-0011-10012.用卡诺图化简下列逻辑函数为最简与—或表达式： （1）{Z =AB A B C A B C +••+••BC =0（2）Y (A,B,C,D )=∑m(1,3,8,9,10,11,14,15)（1）解：真值表 卡诺图化简A B C Z0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 × 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 ×表达式: Z=C B A B A ++ （2）解：3.下图电路中，G 1和G 2为OC 与非门，输出为线与结构。

一、多项选择题1．下列表达式中不存在竞争冒险的有A. B. C.D.2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。

A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。

A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有A. B.C. D.5．函数，当变量的取值为( )时，将出现冒险现象。

A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0 6．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A. B.C. D.7.一个8选一数据选择器的数据输入端有( )个。

A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有( )。

A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有( )个。

A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有( )。

A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出( )位二进制代码。

A.2B.6C.7D.8 12．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应:A. B.C. D.13．以下电路中，加以适当辅助门电路，( )适于实现单输出组合逻辑电路。

A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数，应使:A. B.C. D.15．用三线-八线译码器74LS138和辅助门电路实现逻辑函数，应：A. B.C. D.二、判断题正确错误1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

2.编码与译码是互逆的过程。

3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

4.液晶显示器的优点是功耗极小、工作电压低。

5.液晶显示器可以在完全黑暗的工作环境中使用。

6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。

数字电子技术习题一．填空题1．（1011011）2 = ( )8=（____ ___）10=（____ ___）16=（_____）8421BCD2．( 16.25 )10 = ( )2= ( )8=( )16。

3．TTL三态门的三种可能输出状态是_______、_______、_______。

4．数字电路中的三极管一般工作于区和区，而区只是一种过渡状态。

5．CMOS 门电路的闲置输入端不能悬空，对于与门，闲置输入端应当接_______电平。

6．TTL 与非门的多余输入端应接_______电平，或者与有用端 _______。

7．（156.75）10 ＝（_______）2＝（_______）8＝（_______）16。

8．数字信号的特点是在上和上都是断续变化的。

9．逻辑代数最基本的逻辑关系有、、三种。

10．多个OC门输出端并联到一起可实现功能。

11. 函数CABBCAY+=，在A = 0，B= 1 ,C=1时，输出为Y =_______。

12．三种基本的逻辑运算是_______运算，_______运算和_______运算。

13. 晶体三极管作为电子开关时，其工作状态必须为_______状态或_______状态。

14．TTL 与门的多余输入端应接_______电平，或者与有用端 _______联。

15．插拔芯片时，应该首先切断。

16．布尔代数的基本规则有代入规则，反演规则和________________规则。

17．逻辑函数的四种表示方法是______、________、________和__________。

18．逻辑代数中3种基本运算是、和。

19．多个OD门输出端并联到一起可实现功能。

20．CMOS与门的多余输入端应接_______电平，或者与有用端 _______。

21．基本逻辑关系有逻辑、逻辑、逻辑。

22. 三态门的“三态”指，和。

23．对于共阴接法的发光二极管数码显示器，应采用电平输出的七段显示译码器。

电工电子竞争与冒险练习题及答案选择题1(下列表达式中不存在竞争冒险的有。

BBBDC A.Y=+AB B.Y=AB+C C.Y=AB+AB D.Y=(A+)A 2(若在编码器中有50个编码对象，则要求输出二进制代码位数为位。

A.5B.6C.10D.50 3.一个16选一的数据选择器，其地址输入(选择控制输入)端有个。

A.1B.2C.4D.16 4.下列各函数等式中无冒险现象的函数式有。

F,BC，AC，ABF,AC，BC，ABF,AC，BC，AB，AB A. B. C.F,BC，AC，AB，BC，AB，ACF,BC，AC，AB，ABD. E.F,AC，AB，BC5(函数，当变量的取值为时，将出现冒险现象。

A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0 6(四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= 。

AAXAAX，AAX，AAX，AAXAAXAAXA. B. C. D. 1010110103001121030017.一个8选一数据选择器的数据输入端有个。

A.1B.2C.3D.4E.8 8(在下列逻辑电路中，不是组合逻辑电路的有。

A.译码器 B.编码器 C.全加器 D.寄存器 9(八路数据分配器，其地址输入端有个。

1 B.2 C.3 D.4 E.8 A.10(组合逻辑电路消除竞争冒险的方法有。

A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11(101键盘的编码器输出位二进制代码。

A.2B.6C.7D.8AA，AA14(用四选一数据选择器实现函数Y=，应使。

1010A.D=D=0，D=D=1B.D=D=1，D=D=0 02130213C.D=D=0，D=D=1D.D=D=1，D=D=001230123A，AA15(用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应。

221YYYYYYYYA.用与非门，Y= B.用与门，Y= 23014567Y，YY，Y，Y，Y，Y，YC.用或门，Y= D.用或门，Y=23014567填空题消除竟争冒险的方法有、、等。