end
endmodule
《数字电子技术基础》
█ 数据选择器的Verilog-HDL设计
//8选1数据选择器设计
always @(in0 or in1 or in2 or in3 or in4 or in5 or in6 or in7
module mux_81
or sel)
(out,in0,in1,in2,in3,in4,in5,in6,in7, begin
数字电子技术基础第十五讲若干常用中规模组合逻辑电路数据分配器和数据选择器数据选择器工作原理数据选择器工作原理lecture数字电子技术基础第十五讲若干常用中规模组合逻辑电路数据分配器和数据选择器数据选择器工作原理数据选择器与数据分配器的功能正好相反它完成从一组输入数据中选出某一个的功能是一种称为数据选择器dataselector或多路开关multiplexer的逻辑电路
out=in2; else if(sel==3'b011)
out=in3; else if(sel==3'b100)
out=in4;
《数字电子技术基础》
第十五讲 若干常用中规模组合逻辑电路-数据分配器和数据选择器
█ 数据选择器的Verilog-HDL设计
//…… else if(sel==3'b101) out=in5; else if(sel==3'b110) out=in6; else out=in7;
D0
逻辑函数表达式:
D1
D2
Y Y D0A1A0 D1A1A0 D2 A1A0 D3A1A0
D3
A1 A0 图1 数据选择器原理框图
《数字电子技术基础》
第十五讲 若干常用中规模组合逻辑电路-数据分配器和数据选择器