当前位置：文档之家 › 第3章 数据选择器设计应用

第3章 数据选择器设计应用

  • 格式：ppt
  • 大小：129.50 KB
  • 文档页数：18

下载文档原格式

  / 18

合集下载

实验报告——数据选择器及其应用

实验报告——数据选择器及其应用

实验三项目名称：数据选择器及其应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的方法二、实验设备1、数字电子技术实验箱2、74LS1513、 74LS153三、实验内容及步骤1、测试数据选择器74LS151的逻辑功能接图3－4接线，地址端A2、A1、A、数据端D～D7、使能端S共12个引脚接逻辑开关，输出端Q接逻辑电平显示器，按74LS151功能表逐项进行测试，完成表格3-3。

拨动逻辑开关，使D0～D7的状态分别为：10011010图3－4 74LS151逻辑功能测试表3－32、测试74LS153的逻辑功能接图3－5接线，地址端A 1、A 0、数据端1D 0～1D 3、数据端2D 0～2D 3、使能端1S 、2S 共12个引脚接逻辑开关，输出端1Q 、2Q 接逻辑电平显示器，按74LS153功能表逐项进行测试，完成表格3-4。

拨动逻辑开关，使1D 0～1D 3 的状态分别为：1001；2D 0～2D 3 的状态分别为1010。

图3－5 74LS153引脚功能表3－43、用8选1数据选择器74LS151实现逻辑函数 1）按下图接线图3-6接图。

C B C A B A F ++=图3－6 用8选1数据选择器实现C B C A B A F ++=2）验证逻辑功能，即：A 2A 1A 0＝CBA ，ABC 给不同的值，完成F 的数值，并验证结果是否满足 表3－55、用8选1数据选择器74LS151实现函数 B A B A F +=（1）将A 、B 加到地址端A 1、A 0，而A 2接地，由图3－7可见，将D 1、D 2接“1”及D 0、D 3接地，其余数据输入端D 4～D 7都接地,则8选1数据选择器的输出Q ，便实现了函数A B B A F += 。

图3－7 8选1数据选择器实现B A B A F += 的接线图（2）完成表格3－6表3-6CB C A B A F ++=四、思考题1、对实验步骤的电路，记录测试结果2、分别列举74LS151和74LS153有哪些实际用途。

数据选择器及应用

数据选择器及应用

数据选择器及应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的法二、原理说明数据选择器又叫“多路开关”，在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端，其功能类似一个多掷开关，如图8-2-3-1所示。

图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。

数据选择器是目前逻辑设计中应用较为广泛的组合逻辑部件，常见电路有2选1、4选1、8选1、16选1等。

1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图8-2-3－2，功能如表8-2-3－1。

选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。

图8-2-3－1 4选1数据选择器示意图图8-2-3－2 74LS151引脚排列表8-2-31 74LS151功能表输入输出A2 A1 A0 Q1 × × × 0 10 0 0 0 D00 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D40 1 0 1 D50 1 1 0 D60 1 1 1 D71.使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝1）多路开关被禁止。

1.使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。

如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。

如：A2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。

2、双四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

引脚排列如图8-2-3－3，功能如表8-2-3－2。

、为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。

实验三 译码器、数据选择器及应用

实验三 译码器、数据选择器及应用

使能
选择
B A X 0 0 1 1 X 0 1 0 1
Y0
Y1
2-4 译码
E
1 0 0 0 0
E
Y2
A B
Y3
实验三 译码器、数据选择器及应用
实验内容
2. 译码器的扩展：将双2-4线译码器74LS139加上门电路，扩展成 3-8线译码器。 实验过程：通过分析真值表分析、设计原理图
根据3-8译码器74138真值表，可以看作由两个2-4译码器组成，并且交替工作，由C的状
•
我们可以利用它实现逻辑函数： 如Y＝B ⊙ A＝ A ＝ A B A B B A B＝ Y0 Y3 ＝ Y0 Y3 则A、B和Y之间构成了同或门逻辑。
E 0 A B
2-4 译码
Y0
Y3
Y
实验三 译码器、数据选择器及应用
实验原理
下图是74LS153集成块引脚图，内部有2个4选1数据选择器，其真值表为下表。A、B 的状态起着从4路输入数据中选择哪1路输出的作用。E为使能端，低电平有效，E =0时， 数据选择器工作；E =1时，电路被禁止，输出0。A、B地址在集成块中由2个4选1共用， 高位为B，低位为A。 注意：A、B的低、高位。C0～C3可以用脉冲或电平开关模拟。数据输入和选择输入的作 用不同。
实验三 译码器、数据选择器及应用
实验内容
3. 译码器应用：作为逻辑函数产生器。
a) 利用74139译码器实现异或门电路。 b) 利用74139译码器实现3输入多数表决器。
异或门： 多数表决器：
Y A B A B A B A B Y ? Y ?
Y A B C A B C A B C A B C

数据选择器的应用

数据选择器的应用

总结
用数据选择器进行设计的步骤： 首先确定自变量，连接相应的地址端 根据题意确定数据输入端的设置 片选端要根据需要设置
思考题：如何用一片74LS151构成16选1电路？
D7
A2、A1、A0的顺序不能变 注意片选端S的接法
验证74LS151逻辑功能
S A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Q Q
1 ××××××××××× 0
1
0
0
1
0
0
0
0 ×××××××
D0
1
1
0
0
0
1
0
0
0
1 ××××××
×
D1
1
1
0
0
0
1
0
0
1
0 ×××××
××
实验目的
掌握数据选择器的逻辑功能和它的测试方法。 掌握应用数据选择器组成其它逻辑电路的方
法。
➢并行数据到串行数据的转换 ➢应用电路(三人表决电路) ➢实现逻辑函数
八选一数据选择器的逻辑功能
数据选择器又称输入多 路选择器、多路开关。它的 功能是在选择信号的控制下， 从若干路输入数据中选择某 一路输入数据作为输出。
A2 A1 A0 Y
0
001
0
0100ຫໍສະໝຸດ 1000111
1
000
1
011
1
101
1
110
三人多数表决电路
设3个输入为A、B、C，分别接入 74LS151对应的三个地址端A2A1A0,
输入为1时表示同意,为0时表示不同 意。
F为决议通过情况，F=1代表决议通
过，F=0代表未通过。

实验三 数据选择器及其应用

实验三 数据选择器及其应用

实验三数据选择器及其应用一、实验目的（1）通过实验的方法学习数据选择器的电路结构和特点。

（2）掌握数据选择器的逻辑功能及其基本应用。

二、实验设备（1）数字电路实验箱（2）74LS00、74LS153三、实验原理数据选择器（Multiplexer）又称为多路开关, 是一种重要的组合逻辑部件, 它可以实现从多路数据中选择任何一路数据输出, 选择的控制由专门的端口编码决定, 称为地址码, 数据选择器可以完成很多的逻辑功能, 例如函数发生器、桶形移位器、并串转换器、波形产生器等。

本次实验使用的是双四选一数据选择器。

常见的双四选一数据选择器为TTL双极型数字集成逻辑电路74LS153, 它有两个4选1, 外形为双列直插, 引脚排列如图2.7.1所示, 逻辑符号如图2.7.2所示。

其中D0、D1、D2、D3为数据输入端, A0、A1为数据选择器的控制端（地址码）, 同时控制两个选择器的数据输出, 为工作状态控制端（使能端）, 74LS153的功能表见表2.7.1。

其中：图2.7.1 图2.7.2输入输出A1A01Q2Q 1X X000001D02D00011D12D10101D22D20111D32D3表 2.7.1（1）设计实验以A.B代表正、副指挥, C.D代表两名操作员, “1”代表通过, “0”代表没有通过。

F代表产生点火信号, “1”代表产生点火信号, “0”代表没有产生点火信号。

只有当A.B 同时为“1”, 且C和D中至少有一个为“1”时, 输出F才为“1”, 及连接在电路中的指示灯亮起, 否则, 指示灯不亮。

据此, 画出真值表如图:A B C D F00000000100010000110010000101001100011101000010010101001011011000110111110111111画出卡诺图:ABCD00 01 11 1000 01 11 100000 0010 0010 0010降维：ABC00 01 11 100 100D0 0010再降维：AB 0 10 100 0C+D因为, 所以可以用74LS00实现C和D的与, 然后将C+D输入数据选择器, 配合地址端的A.B, 即可实现预设功能。

组合电路数据选择器及应用

组合电路数据选择器及应用

组合电路数据选择器及应用组合电路数据选择器是一种常见的数字逻辑电路，它可以根据输入信号的状态选择特定的输出信号。

在这个电路中，输入端有多个选择线，根据不同的组合输入，选定对应的输出线进行输出，实现数据的选择功能。

数据选择器通常由多个输入端（选择线）、一个输出端和若干控制线组成。

输入端的个数取决于选择器需要选择的不同数据源的数量。

输出端输出的是被选择的数据源对应的信号。

而控制线用于控制数据选择器对应输出的选取。

数据选择器的工作原理是根据控制线的状态选择对应的输入端，将这个输入端上的信号通过输出端输出。

具体地说，数据选择器的输入端信号通过与门与控制线做与运算，来决定哪个输入端的信号能够通过。

这样，无论有多少个数据源，只要有足够多的选择线和控制线，数据选择器就能够根据控制线的状态选择对应的数据源进行输出。

数据选择器广泛应用于数字系统中。

它可以用于多路开关、多路选择器等场景。

比如，可以使用数据选择器实现多个输入信号的选择输出，实现多路开关的功能。

当需要从多个信号源中选择一个信号进行输出时，可以使用数据选择器进行选择，输出选定的信号。

此外，数据选择器还可以用于多种逻辑运算电路的设计，比如多路复用、多位选择器等。

在数字系统中，数据选择器也有重要的组合逻辑电路的角色。

它通过控制线的状态实现了数据的选择和输出，将多个输入信号中的一个或多个传输到输出端，实现了在不同输入条件下的不同输出结果。

数据选择器的设计和使用方便快捷，可以大大简化数字系统的设计和实现过程。

总的来说，组合电路数据选择器是一种在数字系统中常见且重要的电路，它通过根据输入信号的状态选择对应的输出信号，实现了数据的选择功能。

数据选择器在数字系统中有着广泛的应用，如多路开关、多路选择器、多路复用等。

它的设计和使用方便快捷，能够简化数字系统的设计和实现过程，提高系统的可控性和灵活性。

数据选择器及其应用

实训四数据选择器及其应用一、实训目的1、熟悉中规模集成电路数据选择器的逻辑功能。

2、熟悉数据选择器的扩展应用。

3、了解用中规模集成电路设计逻辑电路的技巧。

二、实训说明和原理数据选择器是从多路输入信号中选择一路输出的电路。

通常在地址输入信号控制下，从几个数据输入中选择一路输出。

如一个4选1的数据选择器，应有两个地址输入端，它共有＝4种不同的组合，每一种组合可选择对应的一路输入数据输出。

同理，对一个8选1的数据选择器，应有3个地址输入端。

所用逻辑门的引脚分布图及逻辑功能表如下。

双4选1数据选择器/多路选择器74LS153引脚分布图A、B为地址端，B为高位。

G为控制端。

输出表达式Y=双4选1数据选择器/多路选择器74LS153逻辑功能表三、实训所用器件、工具和仪器设备1、数字电路实验箱2、万用表3、元件：双四选一数据选择器74LS153 1片四重二输入或门74LS32 1片六重反相器74LS04 1片4、平口镊子四、实训内容和步骤1、数据选择器逻辑功能测试⑴绘制测试74LS153逻辑关系的接线图⑵将74LS153正确插入实验箱的插座上，根据芯片的引脚分布正确接线。

⑶改变输入状态的高低电平，观察输出信号所对应发光管的状态，进行功能测试，并将测试结果汇总制成如下表格。

74LS153功能测试结果2、数据选择器的扩展应用--用双4选1数据选择器完成8选1数据选择器的功能8选1数据选择器共有8路输入、1路输出，需要有三个地址输入端控制，将一个控制端变为地址端。

⑴绘制用双4选1数据选择器构成8选1数据选择器的接线图。

⑵将74LS153正确插入实验箱的插座上，根据连线图正确接线。

注意控制输入端的连接方法。

⑶C、B、A作为地址输入端接高低电平，改变C0～C7的输入状态，观察输出信号所对⑷结论：3、数据选择器的扩展应用用双4选1数据选择器实现函数：。

⑴确定用双4选1数据选择器实现函数的变量取值。

对照函数表达式和双4选1数据选择器74LS153输出表达式Y= 发现：函数F有三个输入变量A、B、C，而数据选择器有两个地址端B、A，少于函数输入变量个数，在设计时可选变量A接地址端B，变量B接地址端A；D0＝0， D1＝D2＝C， D3＝1⑵绘制用用双4选1数据选择器实现函数的接线图。

实验3 数据选择器及其应用

实验三数据选择器及其应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的方法二、实验原理数据选择器又叫“多路开关”。

数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。

数据选择器的功能类似一个多掷开关，如图3－1所示，图中有四路数据D0～D3，通过选择控制信号 A1、A（地址码）从四路数据中选中某一路数据送至输出端Q。

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图3－2，功能如表3－1。

选择控制端（地址端）为A2～A，按二进制译码，从8个输入数据D～D7中，选择一个需要的数据送到输出端Q，S为使能端，低电平有效。

图3－1 4选1数据选择器示意图图 3－2 74LS151引脚排列表3－1使能端S＝1时，不论A2～A状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。

1）使能端S＝0时，多路开关正常工作，根据地址码A2、A1、A的状态选择D0～D7中某一个通道的数据输送到输出端Q。

如：A2A1A＝000，则选择D数据到输出端，即Q＝D。

如：A2A1A＝001，则选择D1数据到输出端,即Q＝D1，其余类推。

2、双四选一数据选择器 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

引脚排列如图3－3，功能如表3－2。

图3－3 74LS153引脚功能S1、S2为两个独立的使能端；A1、A为公用的地址输入端；1D～1D3和2D～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。

1）当使能端S1（S2）＝1时，多路开关被禁止，无输出，Q＝0。

2）当使能端S1（S2）＝0时，多路开关正常工作，根据地址码A1、A的状态，将相应的数据D0～D3送到输出端Q。

实验三 译码器、数据选择器及其应用

实验三 译码器、数据选择器及其应用一、实验目的1．熟练掌握集成译码器、数据选择器的工作原理、逻辑功能。

2．熟练掌握集成译码器、数据选择器实现某些逻辑函数。

二、实验器件1、3线-8线译码器 74LS138×12、8选1数据选择器 74LS151×13、4输入二与非门 74LS20×14、六反相器 74LS04×1三、实验内容1、74LS138的功能测试 (1)、74LS138引脚图： (2)、74LS138功能表： 注：2G =G 2A +G 2B2、74LS138用作逻辑函数发生器(1)、用74LS138和门电路实现逻辑函数 F=AB+AC+BC 实验步骤：将逻辑函数转化为最小项逻辑表达式 画卡诺图：由卡诺图得到：F=A BC+A B C+AB C +ABC=Σm (3,5,6,7)=7.6.5.3m m m m=7.6.5.3Y Y Y Y用一片74LS138和一片74LS20搭建电路：(2)、用74LS138和门电路实现逻辑函数F=A BC+A B C+AB C （判偶电路） (3)、用74LS138和门电路设计一个全加器 3、74LS151功能测试 (1)、74LS151引脚图： (2)、74LS151功能表：4、74LS151和门电路实现逻辑函数(1)、用74LS151和门电路实现逻辑函数 F=AB+AC+BC 实验步骤：将逻辑函数转化为最小项逻辑表达式画卡诺图：由卡诺图得到：F=A BC+A B C+AB C+ABC=Σm(3,5,6,7)=m0.0+m1.0+m2.0+m3.1+m4.0+m 5.1+m6.1+m7.174LS151输出Y=m0.D+m1.D1+m2.D2+m3.D3+m4.D4+m5.D5+m6.D6+m7.D7若令F=Y，A=C，B=B，C=A则D0= D1= D2= D4=0D3= D5= D6= D7=1根据以上分析，画出电路图：(2)、用数据选择器74LS151实现函数F=Σm (0,2,7,8,13)。

《数据选择器》课件


VS
详细描述
分布式数据选择器由多个数据选择器组成 ，每个数据选择器具有独立的选择信号和 数据输入/输出端口。通过将各个数据选 择器的数据输出端口连接起来，可以实现 数据的分布式处理和传输。分布式数据选 择器具有灵活性和可扩展性，适用于大规 模数据处理和复杂系统。
可编程数据选择器
总结词
可编程数据选择器是一种可以通过编程配置 其选择逻辑和数据输入端口的自定义选择器 。
数字信号。
多路复用
数据选择器可以用于实现多路复用技术，如频分复用和时分复用等。通过选择不同的输 入通道，数据选择器可以实现多路信号的同时传输，从而提高通信系统的传输效率和可
靠性。
04
数据选择器的扩展
多路数据选择器
总结词
多路数据选择器是一种能够同时处理多个数据输入的选择器，具有多个数据输入端口和多个数据输出端口。
个对应的输出信号。
高速性能
数据选择器通常具有高速性能，能 够快速地完成数据的传输和处理。
灵活性
数据选择器的选择输入信号和数据 输入信号可以有多种组合方式，因 此具有很高的灵活性，可以适用于 各种不同的应用场景。
03
数据选择器的应用
数据选择器在数字系统中的应用
实现多路数据分时传输
数据选择器在数字系统中常被用于实现多路数据的分时传输。通过选择不同的输 入端口，数据选择器可以在同一时间选择并传输一路数据，从而实现多路数据的 并行处理。
06
数据选择器的优缺点
数据选择器的优点
并行处理能力强
灵活性高
数据选择器能够同时处理多个输入数据， 提高了并行处理能力，使得数据处理速度 更快。
数据选择器可以根据需要选择不同的输入 数据，使得系统更加灵活，能够适应不同 的数据处理需求。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

【例3-1】用VHDL设计一个非门(反相器)。 非门即y=y，设反相器的VHDL的文件名是not1.vhd，其中 的.vhd是VHDL程序文件的扩展名。程序结构如下: LIBRARY IEEE; 库和程序包 USE IEEE.STD_LOGIC_1164.ALL; ENTITY not1 IS PORT( a: IN BIT; 实体 y: OUT BIT); END not1; ARCHITECTURE behave OF not1 IS BEGIN 结构体 y <= NOT a; END ARCHITECTURE behave;
s=‘0’ 此时=不是赋值是比较 又如:IF (s1='0')AND(s2='1')OR(c<b+1) THEN . .
多路选择器的VHDL描述
IF条件语句
根据条件判断要执行的语句，有三种格式。 格式1：IF 条件 THEN 顺序执行语句 END IF； 执行时，先判断条件，条件成立则执行THEN后的所有顺序语句， 条件不成立，则执行END IF后的语句。 如：Ｄ锁存器，IF (g=„1‟) THEN q<=d; END IF; 则g=„1‟时，数据从d输入，从q输出，当g≠„1‟时，q保持不变
IF语句描述 IF语句须有进程
多路选择器的VHDL描述
多路选择器的VHDL描述
mux21a功能时序波形
多路选择器的VHDL描述
语句结构和语法说明
1. 实体表达 2. 实体名
3. 端口语句和端口信号名 ENTITY e_name IS PORT ( p_name : port_m data_type; ... p_namei : port_mi data_type ); END ENTITY e_name;
多路选择器的VHDL描述
WHEN_ELSE条件信号赋值语句
格式：目的信号量<=表达式1 WHEN 条件1 ELSE 表达式2 WHEN 条件2 ·· ·· ·· ELSE 表达式n

例：CO<=„1‟ WHEN A=“1111” ELSE „0‟;
最高赋值优先级 Z为a,非b
z <= a WHEN p1 = '1' ELSE b WHEN p2 = '1' ELSE c ;
多路选择器的VHDL描述
IF条件语句 格式２：IF 条件 THEN 顺序执行语句 ELSE 顺序执行语句 END IF； 执行时，先判断条件，条件成立则执行THEN与ELSE之间的所 有顺序语句，条件不成立，则执行ELSE后的语句。
IF (a='1' AND b='1')THEN c<='1'; END IF; IF (a='1' AND b='1')THEN c<='1'; ELSE c<=„0‟; END IF;
VHDL语言特点
(1) 作为HDL的第一个国际标准，VHDL具有很强的可移植性。 (2) 具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真 模拟，因而能将设计中的错误消除在电路系统装配之前，在设计 早期就能检查设计系统功能的可行性，有很强的预测能力。 (3) VHDL有良好的可读性，接近高级语言，容易理解。 (4) 系统设计与硬件结构无关，方便了工艺的转换，也不会因工 艺变化而使描述过时。 (5) 支持模块化设计，可将大规模设计项目分解成若干个小项目， 还可以把已有的设计项目作为一个模块调用。 (6) 对于用VHDL完成的一个确定设计，可以利用EDA工具进行逻 辑综合和优化，并能自动地把VHDL描述转变成门电路级网表文件。 (7) 设计灵活，修改方便，同时也便于设计结果的交流、保存和 重用，产品开发速度快， 成本低。
(功能描述语句)则不同，结构体中必须给出相应的电路功能描述语 句，可以是并行语句，顺序语句或它们的混合。
ห้องสมุดไป่ตู้
多路选择器的VHDL描述
赋值符号和数据比较符号
y <= a WHEN s = '0' ELSE b ; 赋值符号 表达式y<= a表示输入端口a的数据向输出端口y传输；但也可以解释 为信号a向信号y赋值。 VHDL要求赋值符“<=”两边的信号的数据类型必须一致。 数据比较符号
e
逻辑门关系描述 定义信号d、e
多路选择器的VHDL描述
多路选择器的VHDL描述
【例 】 ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = '0' THEN y <= a ; ELSE y <= b ; END IF; END PROCESS; END ARCHITECTURE one ;
多路选择器的VHDL描述
多路选择器的VHDL描述
mux21a实体
mux21a结构体
多路选择器的VHDL描述
多路选择器的VHDL描述
【例 】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN y <= a WHEN s = '0' ELSE b ; END ARCHITECTURE one ;
布尔量（Boolean） 字符（Character） 字符串（String） 时间（Time）
用 “ ”括起来的字符序列 由整数与单位组成。 20us
错误等级（Severity Level） 仿真提示（NOTE，WARNING，ERROR， FAILURE） ≥0的整数（Natuer） 正整数（Positive）
多路选择器的VHDL描述
进程语句和顺序语句
【例】 ARCHITECTURE one OF mux21a IS BEGIN 在VHDL中，所有合法的顺序描述语 PROCESS (a,b,s) 句都必须放在进程语句中。 BEGIN IF s = '0' THEN PROCESS旁的(a，b，s)称为进程 y <= a ; 的敏感信号表，通常要求将进程中所 有的输入信号都放在敏感信号表中。 ELSE y <= b ; 当某一敏感信号有变化，启动进程， END IF; 执行进程语句，然后进入等待状态， END PROCESS; 直到下一次启动。 END ARCHITECTURE one ;
《CPLD与FPGA的应用》
第3章 数据选择器设计应用
硬件描述语言
硬件描述语言HDL是EDA技术的重要组成部分，常见 的HDL主要有：VHDL、Verilog HDL、ABEL、AHDL、 SystemVerilog和SystemC等。 其中VHDL、VerilogHDL在现在EDA设计中使用最多， 也拥有几乎所有的主流EDA工具的支持。而 SystemVerilog和SystemC这两种HDL语言还处于完善 过程中。
逻辑意义描述
多路选择器的VHDL描述
多路选择器的VHDL描述
d
【例】 ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN d <= a AND (NOT S) ; e <= b AND s ; y <= d OR e ; END ARCHITECTURE one ;
4. 端口模式
5. 数据类型
数据类型
数据类型 整数（Integer）
实数（Real） 位（Bit） 位矢量（Bit_Vector）
说
明
范围：32位，-2147483647-2147483646
-1.0E+38—1.0E+38 “1”或“0”两种逻辑值 用“ ”括起来的一组位数据。“0010” X“110A” TRUE，FALSE 用‘ ’括起来的ASCII码。‘B‟，‘’ “”
多路选择器的VHDL描述
结构体表达 实体名 结构体名 【例】 ARCHITECTURE arch_name OF e_name IS [说明语句] BEGIN (功能描述语句) END ARCHITECTURE arch_name ；
[说明语句]包括在结构体中，用以说明和定义数据对象、数据类型、 元件调用声明等等。[说明语句]并非是必须的
增加ELSE语句，则 当条件不满足时， c<=„０’，则当执 行过a=1且b=1,输 出c=1后，输出会 变化，成为与关系。
多路选择器的VHDL描述
IF条件语句
格式３：IF 条件１ THEN 顺序执行语句 ELSIF 条件２ THEN 顺序执行语句 ELSIF不是ELSEIF …… ELSIF 条件n THEN 顺序执行语句 ELSE 顺序执行语句 END IF； 执行时，逐级判断条件，某个条件成立则执行后跟的所有顺序语句， 所有条件不成立，则执行ELSE后的语句。