当前位置：文档之家 › 第1章 集成电路

第1章 集成电路

  • 格式：pdf
  • 大小：233.30 KB
  • 文档页数：7

下载文档原格式

  / 7

合集下载

半导体工艺第一章

半导体工艺第一章

1-1什么是集成电路？解：集成电路是通过一系列特定的平面制造工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互联关系，“集成”在一块半导体单晶片上，冰封装在一个保护外壳内，能执行特定功能的复杂电子系统。

1-2集成电路制造的主要工艺有哪些？解：重复清洗、氧化、化学气相淀积、金属化、光刻、刻蚀、掺杂和平坦化。

1-3画出集成电路中电阻、电容、二极管、晶体管、场效应晶体管和CMOS反相器的结构图。

1-4半导体工艺经历了哪几种工艺发展过程？现在采用的是哪种工艺技术？解：（1）1952年肖克莱发明了生产型晶体管，其特点是在晶体管生长过程中形成NPN型晶体管。

（2）同年萨拜提出了合金结型晶体管，其原理是将铟球放置在锗片的两边，在高温下溶解锗而形成两个PN结。

（3）1954年贝尔实验室提出了采用气相扩散方法形成台面型结型晶体管。

（4）1960年，硅平面结型晶体管的发明；（5）1954年库尔特提出了用PN结来隔离集成电路中的各个晶体管和其他元件。

（6）1959年仙童公司的罗伯特提出了用平面工艺来制作硅集成电路。

现在采用的是硅平面工艺技术；1-5芯片制造包括哪几个阶段？简要描述各个阶段。

解：（1）硅片制备；将硅从沙中提炼并纯化，形成半导体级硅的多晶硅。

（2）芯片制造；硅片到达硅片制造厂，经过清洗、成膜、光刻、刻蚀、和掺杂（扩散、离子注入）等主要工艺之后，加工成的硅片具有永久刻蚀在硅片上的完整的集成电流。

（3）掩膜板制作；掩膜版中包括构成芯片的各层图形结构，现在最常用的掩膜版技术是石英玻璃涂敷，在石英玻璃掩膜版表面的洛层上形成芯片各层结构图形。

（4）装配与封装；芯片制造完成后，封装之前芯片要经过测试/挑选进行单个芯片的电学测试，拣选出合格芯片和不合格芯片，并作出标识，合格芯片包装在保护壳内。

（5）终测；为了确保芯片的功能，要对每个被封装的集成电路进行测试，以保障芯片的电学和环境特性参数满足要求。

超大规模集成电路CAD 第一章 VLSI设计的概述教材

超大规模集成电路CAD 第一章 VLSI设计的概述教材
路 漫 漫 其 修 远 兮 吾 将 上 下 而 பைடு நூலகம் 索
差））
1952 年，英国皇家雷达研究所的达默第一次提出“集成电 路”的设想； 1958年美国德克萨斯仪器公司基尔比为首的小组研制出世 界上第一块集成电路了双极性晶体管（由12个器件组成的 相移振荡和触发器集成电路），并于1959年公布—这就是 世界上最早的集成电路，是现代集成电路的雏形或先驱 ； （基尔比于2000年获得诺贝尔物理学奖） 1960年成功制造出MOS管集成电路； 1965年戈登· 摩尔发表预测未来集成电路发展趋势的文章， 就是“摩尔定律”的前身； 1968年Intel公司诞生。
2019/4/12 4
第1章 VLSI概述
集成电路的发展除了物理原理外还得益于许多新工艺的 发明：
50年美国人奥尔和肖克莱发明的离子注入工艺； 56年美国人富勒发明的扩散工艺； 60年卢尔和克里斯坦森发明的外延生长工艺； 60年kang和Atalla研制出第一个硅MOS管； 70年斯皮勒和卡斯特兰尼发明的光刻工艺，使晶体管从点接触 结构向平面结构过渡并给集成电路工艺提供了基本的技术支持。 因此，从70年代开始，第一代集成电路才开始发展并迅速成熟。
图1 – 1 “点接晶体管放大器” 2019/4/12 3
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索
第1章 VLSI概述
1948年，威廉· 肖克莱（William Shockley)—“晶体管之 父” ，提出结型晶体管的想法； 1951年，威廉· 肖克莱领导的研究小组成功研制出第一个可 靠的单晶锗NPN结型晶体管；（温度特性差、提纯度差、表面防护能力差(稳定性
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索

第1章集成电路设计导论

第1章集成电路设计导论
第1章 集成电路设计导论
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
➢ “自底向上”（Bottom-up）
“自底向上”的设计路线，即自工艺开始，先进行单元设 计，在精心设计好各单元后逐步向上进行功能块、子系统 设计直至最终完成整个系统设计。在模拟IC和较简单的数 字IC设计中，大多仍采用“自底向上”的设计方法 。
5
半定制方法
半定制的设计方法分为： 门阵列（GA：Gate Array）法； 门海（GS：Sea of Gates）法； 标准单元（SC: Standard Cell）法； 积木块（BB：Building Block Layout）； 可编程逻辑器件（PLD：Programmable Logic Device)设计法。
标准单元法也存在不足：பைடு நூலகம்
(1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时， 单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时 间内能适应技术发展的单元库是一个突出问题。 (2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因 而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。
不满足 后仿真
满足
VLS流I数片、字封I装C、的测设试 计流图
功能要求
系统建模 （Matlab等）
不满足 电路仿真
满足 手工设计
版图 不满足
后仿真 满足
模流拟片、IC封的装、设测计试 流图
3
集成电路设计方法
➢ 全定制方法（Full-Custom Design Approach） ➢ 半定制方法（Semi-Custom Design Approach）

集成电路制造工艺

集成电路制造工艺

集成电路制造工艺第1章绪论1.1 课题背景在过去的的几十年里，一个以计算机、互联网、无线通信和全球定位系统为组成部分的信息社会逐渐形成。

这个信息社会的核心部分是由众多内建于系统中的细小集成电路（IC）芯片支持和构成的。

集成电路广泛应用于生活中的各个领域—诸如消费类产品、家庭用品、汽车、信息技术、电信、媒体、军事和空间应用。

结合纳米技术，持续不断的研究和开发即将使得集成电路更小和更强有力。

在可见的未来，计算机的尺寸将缩小到指甲盖大小，达到集成电路在尺寸、速度、价格及功耗方面实际可能的极限。

1.2 集成电路制造工艺发展概况随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSL）；到了20世纪60年代中期，出现了中规模集成电路（MSL）；20世纪70年代前期，出现了大规模集成电路（LSL）；20世纪70年代后期又出现了超大规模集成电路（VLSL）；到了20世纪90年代就出现了特大规模集成电路（ULSL）。

集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造工艺的流程也不一样。

人们常常以最小线宽（特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。

在表1-1中列出了从1995年到2010年集成电路的发展情况和展望。

表1-1 集成电路的发展情况和展望年代1995 1998 2001 2004 2007 2010 特征尺寸/um 0.35 0.25 0.18 0.13 0.09 0.065DRAM容量/bit 64M 256M 1G 4G 16G 64G微处理器尺寸/mm²250 300 360 430 520 620DRAM尺寸/mm²190 280 420 640 960 1400 逻辑电路晶体管密度（晶体管数）/个4M 7M 13M 25M 50M 90M 高速缓冲器/（bit/cm²）2M 6M 20M 50M 100M 300M最大硅晶圆片直径/mm 200 200 300 300 400 400第2章半导体集成电路制造工艺流程2.1 概括本章以大量精美的图片、图表及具体详实的数据详细描述了集成电路制造的全过程。

半导体集成电路考试题目及参考答案

半导体集成电路考试题目及参考答案

第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。

3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。

8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。

第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。

2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。

3. 为什么基区薄层电阻需要修正。

4. 为什么新的工艺中要用铜布线取代铝布线。

5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。

第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

封装基础第1章-集成电路封装

封装基础第1章-集成电路封装

现代集成电路封装
图 4.2 电子封装系统中前三级封装组装层次 Fig. 4.2 Three levels of electronic package assemble
现代集成电路封装
一级封装 一级封装是指芯片级封装，即将芯片封装以形成器件，所以又称器件封装。 常规一级封装
几种典型的器件封装类型 针栅阵列封装 针栅阵列（PGA，Pin grid array）封装也叫插针网格阵列封装技术，由这种技术封装的 器件有多个由内至外的方阵形的插脚（针） ，每个方阵形插针沿芯片的四周间隔一定距离排 列，根据管脚数目的多少，可以围成 2～5 圈。安装时，将器件插入专门的 PGA 插座。为了 使得 CPU 器件能够更方便的安装和拆卸，从 486 芯片开始，出现了一种 ZIF CPU 插座，专 门用来满足 PGA 封装的 CPU 在印刷电路板上安装和拆卸的要求，该技术一般用于可能出现 多次插拔操作器件的场合。
图 2.4 集成电路二级封装的发展趋势 Fig. 2.4 Evolution of IC package
电子封装
电子封装的发展
封装是芯片和电子系统之间的桥梁，集成电路封装技术的发展既受微电子技术 中芯片设计和制造技术的推动，同时，封装技术的发展又有力地支撑和推动了整个 微电子技术的发展。
在过去几十年里，为适应集成电路向小型化、高速化、大功率发展的需要，集 成电路封装技术得到了不断的提高和改进。朝着小尺寸、多 I/O、高密度、高可靠 性、高散热能力、自动化组装的方向发展。
Introduction to Microsystems Packaging
Prof. Rao R. Tummala Georgia Institute of Technology
现代集成电路封装

《基于Tanner的集成电路版图设计技术》课件第一章 集成电路设计前沿技术

围绕移动互联网、信息家电、物联网、云计算、智能电网、智能监 控等战略性新兴产业和重点领域的应用需求，集成电路涵盖了智能终端 芯片、网络通信芯片、信息安全芯片、视频监控设备芯片、数字电视芯 片等类型芯片。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。

电子信息行业集成电路设计方案

电子信息行业集成电路设计方案第1章集成电路设计概述 (3)1.1 背景与意义 (3)1.2 发展历程与现状 (4)1.3 设计流程与规范 (4)第2章集成电路设计基础 (5)2.1 半导体物理基础 (5)2.1.1 半导体的性质与分类 (5)2.1.2 半导体的能带理论 (5)2.1.3 半导体的掺杂 (5)2.2 半导体器件原理 (5)2.2.1PN结原理 (5)2.2.2 二极管 (6)2.2.3 晶体管 (6)2.3 集成电路制造工艺 (6)2.3.1 光刻技术 (6)2.3.2 蚀刻技术 (6)2.3.3 掺杂技术 (6)2.3.4 化学气相沉积 (6)2.3.5 封装技术 (6)第3章集成电路设计方法 (6)3.1 数字集成电路设计 (6)3.1.1 逻辑设计 (7)3.1.2 逻辑综合 (7)3.1.3 布局与布线 (7)3.1.4 版图设计 (7)3.2 模拟集成电路设计 (7)3.2.1 电路拓扑选择 (7)3.2.2 元器件参数设计 (7)3.2.3 电路仿真与优化 (7)3.2.4 版图设计 (7)3.3 混合信号集成电路设计 (8)3.3.1 数字与模拟分离设计 (8)3.3.2 模块集成与接口设计 (8)3.3.3 供电与隔离 (8)3.3.4 仿真与验证 (8)3.3.5 版图设计 (8)第4章集成电路设计工具 (8)4.1 电子设计自动化（EDA）工具 (8)4.1.1 EDA工具的作用 (8)4.1.2 EDA工具的分类 (9)4.2 仿真与验证工具 (9)4.2.1 仿真工具 (9)4.2.2 验证工具 (9)4.3 版图设计工具 (9)4.3.1 版图设计流程 (9)4.3.2 版图设计工具 (10)第5章集成电路设计中的电路分析 (10)5.1 电路分析方法 (10)5.1.1 等效电路法 (10)5.1.2 节点分析法 (10)5.1.3 回路分析法 (10)5.1.4 频域分析法 (10)5.2 瞬态分析与稳态分析 (11)5.2.1 瞬态分析 (11)5.2.2 稳态分析 (11)5.3 频率特性分析 (11)5.3.1幅频特性分析 (11)5.3.2 相频特性分析 (11)5.3.3 带宽分析 (11)第6章集成电路设计中的可靠性分析 (11)6.1 可靠性指标与评估方法 (11)6.1.1 可靠性指标 (11)6.1.2 评估方法 (12)6.2 热分析与热设计 (12)6.2.1 热分析 (12)6.2.2 热设计 (12)6.3 抗干扰与电磁兼容性设计 (12)6.3.1 抗干扰设计 (12)6.3.2 电磁兼容性设计 (12)第7章集成电路设计中的功率管理 (13)7.1 电源完整性分析 (13)7.1.1 电源网络建模 (13)7.1.2 电源噪声分析 (13)7.1.3 电源完整性仿真与优化 (13)7.2 电压调节与电源设计 (13)7.2.1 电压调节技术 (13)7.2.2 电源设计方法 (13)7.2.3 电源管理集成电路（PMIC）的应用 (13)7.3 功耗优化与低功耗设计 (13)7.3.1 功耗优化策略 (13)7.3.2 低功耗设计技术 (13)7.3.3 低功耗设计方法的应用 (13)第8章集成电路封装与测试 (14)8.1 封装技术概述 (14)8.1.1 封装形式的分类 (14)8.1.2 封装技术的发展趋势 (14)8.2 封装工艺与材料 (14)8.2.1 封装工艺 (14)8.2.2 封装材料 (14)8.3 测试方法与测试技术 (15)8.3.1 测试方法 (15)8.3.2 测试技术 (15)第9章集成电路应用案例 (15)9.1 微处理器设计 (15)9.1.1 案例概述 (15)9.1.2 设计原理 (15)9.1.3 设计实现 (16)9.2 存储器设计 (16)9.2.1 案例概述 (16)9.2.2 设计原理 (16)9.2.3 设计实现 (16)9.3 通信芯片设计 (17)9.3.1 案例概述 (17)9.3.2 设计原理 (17)9.3.3 设计实现 (17)第10章集成电路产业发展与展望 (17)10.1 产业现状与发展趋势 (17)10.1.1 全球集成电路产业现状 (17)10.1.2 我国集成电路产业现状 (18)10.1.3 集成电路产业发展趋势 (18)10.2 技术创新与市场应用 (18)10.2.1 技术创新 (18)10.2.2 市场应用 (18)10.3 我国集成电路产业发展策略与建议 (18)10.3.1 政策支持与引导 (18)10.3.2 技术创新与人才培养 (18)10.3.3 产业链协同发展 (18)10.3.4 国际合作与竞争 (18)10.3.5 市场拓展与规范 (19)第1章集成电路设计概述1.1 背景与意义集成电路（Integrated Circuit，IC）作为现代电子信息行业的核心组成部分，其技术的不断创新与发展，推动了电子设备的微型化、智能化和高效化。

集成电路芯片封装技术第1章

(20~80)%
(50~90)%
封装效率
封装效率
=2-7%(1970-) =10-30%(1980-)
封装效率
=20-80%(1990-)
封装效率
=50-90%(1993-)
封装效率的改进
35
表2．封装厚度的变化
封装形式
封装厚度
(mm)
PQFP/PDIP TQFP/TSOP UTQFP/UTSOP
解决途径：
1、降低芯片功耗：双极型-PMOS-CMOS-？？？
2、增加材料的热导率：成本
微电子技术发展对封装的要求
三、集成度提高 适应大芯片要求
热膨胀系数（CTE）失配—热应力和热变形
解决途径：
1、采用低应力贴片材料：使大尺寸IC采用CTE接近
Si的陶瓷材料，但目前环氧树脂封装仍为主流
2、采用应力低传递模压树脂 消除封装过程中的热应
目的
使各种元器件、功能部件相组合形成功能电路
难易程度
依据电路结构、性能要求、封装类型而异
需考虑的问题
ห้องสมุดไป่ตู้保护
苛刻的工程条件（温度、湿度、振动、冲击、放射性等）
超高要求
超高性能 （3D IC）
超薄型、超小型
超多端子连接
超高功率（采用热冷、金属陶瓷复合基板等）
电子封装实现的四种功能
① 信号分配：
② 电源分配：
何将聚集的热量散出的问
题
封装保护
芯片封装可为芯片和其他连
接部件提供牢固可靠的机械
支撑，并能适应各种工作环
境和条件的变化
确定封装要求的影响因素
成本
电路在最佳
性能指标下
的最低价格
外形与结构

数字集成电路--电路、系统与设计(第二版)复习资料

第一章 数字集成电路介绍第一个晶体管，Bell 实验室，1947第一个集成电路，Jack Kilby ，德州仪器，1958 摩尔定律：1965年，Gordon Moore 预言单个芯片上晶体管的数目每18到24个月翻一番。

(随时间呈指数增长)抽象层次：器件、电路、门、功能模块和系统 抽象即在每一个设计层次上，一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。

这一模型含有用来在下一层次上处理这一模块所需要的所有信息。

固定成本（非重复性费用）与销售量无关；设计所花费的时间和人工；受设计复杂性、设计技术难度以及设计人员产出率的影响；对于小批量产品，起主导作用。

可变成本 （重复性费用）与产品的产量成正比；直接用于制造产品的费用；包括产品所用部件的成本、组装费用以及测试费用。

每个集成电路的成本=每个集成电路的可变成本+固定成本/产量。

可变成本=（芯片成本+芯片测试成本+封装成本）/最终测试的成品率。

一个门对噪声的灵敏度是由噪声容限NM L （低电平噪声容限）和NM H （高电平噪声容限）来度量的。

为使一个数字电路能工作，噪声容限应当大于零，并且越大越好。

NM H = V OH - V IH NM L = V IL - V OL 再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。

一个门的VTC 应当具有一个增益绝对值大于1的过渡区(即不确定区)，该过渡区以两个有效的区域为界，合法区域的增益应当小于1。

理想数字门 特性：在过渡区有无限大的增益；门的阈值位于逻辑摆幅的中点；高电平和低电平噪声容限均等于这一摆幅的一半；输入和输出阻抗分别为无穷大和零。

传播延时、上升和下降时间的定义传播延时tp 定义了它对输入端信号变化的响应有多快。

它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。

上升和下降时间定义为在波形的10%和90%之间。

对于给定的工艺和门的拓扑结构，功耗和延时的乘积一般为一常数。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
绪
论
集成电路设计概论
西安交通大学微电子学系
刘润民
第1章
集成电路的基本制造工艺
CH1 集成电路的基本制造工艺 1
集成电路(Integrated Circuit)是指通过一系列特 定的制造工艺，将多个晶体管、二极管等有源器件 和电阻、电容等无源元件，按照一定的电路连接集 成在一块半导体晶片或陶瓷等基片上，作为一个不 可分割的整体执行某一特定功能的电路组件。 1952年，英国皇家研究所的达默在美国工程师 协会举办的座谈会上发表的论文中第一次提出了集 成电路的设想。“可以想象，随着晶体管和半导体 工业的发展，电子设备可以在一个固体块上实现， 而不需要外部的连线，这块电路将由绝缘体、导体 和具有整流放大作用的半导体等材料组成。” 1958年美国德克萨斯仪器公司的科学家制出了 世界上第一块集成电路，并与1959公布了该结果。
P
P+
N+
N+-BL P-SUB
P
P+
B
P
C N+ P+
反刻铝
淀积钝化层及光刻
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(四)
P-SUB
图1.2 典型数字集成电路中NPN晶体管剖面图
CH1 集成电路的基本制造工艺 17 CH1 集成电路的基本制造工艺 18
3
1.衬底选择 衬底选择主要根据集成电路的电性能参数要 求统筹考虑。选择的参数有： • 导电类型（N,P） • 掺杂浓度 • 晶向（111） • 缺陷
CH1 集成电路的基本制造工艺 13 P-SUB
N+-BL
衬底制备
N-epi N+-BL P-SUB
一次氧化
N-epi N+-BL P-SUB
隐埋层光刻
隐埋层扩散
N-epi N+-BL P-SUB
外延生长
N-epi N+-BL P-SUB
热氧化
N-epi N+-BL P-SUB
隔离光刻 P+
N-epi N+-BL P-SUB
2.第一次光刻(N+隐埋层扩散孔光刻) 由于集成电路中所有元器件的电极引出都在 表面，为了减小晶体管集电极的串连电阻和寄生 PNP管的影响，在制作元器件的外延层和衬底之 间需要制作N+隐埋层，隐埋层版图形及隐埋层扩 散后的芯片剖面图如图1.3所示。 隐埋层杂质选择的原则是： • 杂质固溶度大 • 杂质的扩散系数要小 • 与硅衬底的晶格匹配好 通常以As作为隐埋层扩散的首选杂质
CH1 集成电路的基本制造工艺 11
本课程以介绍双极集成电路的基础知识为主 ，重点介绍双极集成电路的器件结构和版图设计 。因此用了较多的篇幅来描述集成电路中元器件 的结构、版图，分析了各种元器件的特性、寄生 效应以及怎样减小寄生效应；讨论了常用的双极 数字集成电路的电路结构、工作原理和版图形式 ，并以具体产品为例，介绍了集成电路的正向设 计和可靠性设计。 通过本课程的学习，使同学对集成电路的内 涵及集成电路的分析、设计方法有所了解，为分 析和设计集成电路打下良好的基础。
CH1 集成电路的基本制造工艺 2
近50年的发展，集成电路已经从最初的小规模 发展到目前的超大规模集成电路和系统芯片，单个 电路芯片集成的元件数从当时的几十个发展到目前 的几亿甚至几十亿个。集成电路的迅速发展，除了 物理原理之外还得益于许多新工艺的发明。 早期研究和生产的集成电路是双极型的，1962 年以后出现了由金属－氧化物－半导体(MOS)场效应 晶体管组成的MOS集成电路。双极和MOS一直处于相 互竞争、相互促进、共同发展的状态。由于MOS集成 电路具有功耗低、适合于大规模集成等优点，MOS集 成电路在整个集成电路领域中所占的份额越来越大 ，现已经成为集成电路领域的主流。虽然双极集成 电路在总份额中占的比例在减小，但它的绝对份额 仍然在增加，而且在一些领域有着MOS集成电路不可 替代优势。

1
3.按结构形式分类 • 单片集成电路： 它是指电路中所有元器件都制 作在同一块半导体基片(Si,GaAs)上的集成电路。 • 混合集成电路：是指将多个半导体集成电路芯 片或半导体集成电路芯片与各种分立元器件通过 一定的工艺进行二次集成，构成一个完整的、更 复杂的功能器件，该功能器件最后被封装在一个 管壳中，作为一个整体使用。所以有时也称其为 混合集成电路或二次集成电路，在这种混合电路 中，主要由无源元件(电阻、电容、电感、电位器 等)、半导体芯片(IC、晶体管)、带有互连金属化 层的绝缘基板(玻璃、陶瓷)以及封装管壳组成。
CH1 集成电路的基本制造工艺 22
CH1 集成电路的基本制造工艺 21
外延层厚度Tepi 选择的原则是 Tepi f x jc + xmc + TBL−UP + t epi −OX 式中：x jc为基区扩散的结深，xmc为集电结耗尽区的宽度； TBL−UP为隐埋层上推的距离， t epi −OX 为外延淀积后各道工序生产氧化层所消耗的 外延层厚度
CH1 集成电路的基本制造工艺 3
集成电路的分类
1.按器件结构类型分类 根据集成电路中有源器件的结构类型和制造工 艺技术可以将集成电路分为三类，分别为双极、 MOS和双极-MOS混合型(BiMOS)集成电路。 • 双极集成电路：这种电路采用的有源器件是双极 晶体管，在双极集成电路中，又可以根据双极晶体 管类型的不同而将它细分为NPN和PNP型双极集成电 路。电路特点：速度高、驱动能力强；功耗较大、 集成度较低。 • MOS集成电路：这种电路中所用的晶体管为MOS晶 体管，所以称其为MOS集成电路。根据MOS晶体管类 型的不同，MOS集成电路又可以分为NMOS、PMOS和 CMOS集成电路。电路特点：输入阻抗高、抗干扰能 力强、功耗小、集成度高。
CH1 集成电路的基本制造工艺 12
2
1.1 双极集成电路的基本制造工艺
双极集成电路的基本制造工艺可粗略地分为 在元器件间要做电隔离区和元器件间自然隔离两 大类。做电隔离区的工艺又分为PN结隔离、全介 质隔离及PN结-介质混合隔离等，其电路形式有： 线性/ECL、TTL/DTL、STTL；而自然隔离的电路如 I2L。 典型PN结隔离的掺金TTL电路芯片制造工艺流 程如图1.1所示(不包含中测以后的划片、压焊、 装配与封装等后工序)，总的工艺步骤大约有40道 左右。
P+
P+
隔离扩散
热氧化
基区光刻
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(一)
CH1 集成电路的基本制造工艺 14
P N+-BL P-SUB
P+
N+-BL P-SUB
P
P+
N+
N+-BL P-SUB
P
P+
N+
N+-BL P-SUB
P
P+
基区扩散
再分布及氧化
发射区扩散 N+ P+
N+-BL P-SUB P
CH1 集成电路的基本制造工艺 9
• 模拟集成电路(Analog IC)： 是指处理模拟信号的集成电路。模拟电路的 用途很广，例如在工业控制、测量、通信、家电 等领域都有广泛的应用。 模拟电路早期主要用于线性放大电路，因此 长期以来被称为线性IC，直到后来出现了振荡器 、定时器以及数据转换器等许多非线性电路以后 ，才将这类电路叫做模拟集成电路。所以模拟集 成电路也可以分为线性和非线性集成电路。 线性集成电路产品有：运算放大器、电压比 较器、跟随器等；非线性集成电路有：振荡器、 定时器等。
再分布及氧化 N+
N+-BL P-SUB
P N+-BL P-SUB
P+
N+-BL P-SUB
P
P+
P
P+
背面掺金
发射区光刻
接触孔光刻
淀积铝
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(二)
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(三)
CH1 集成电路的基本制造工艺 15
CH1 集成电路的基本制造工艺 16
CH1 集成电路的基本制造工艺 20
CH1 集成电路的基本制造工艺 19
SiO2
N+-BL P-SUB 图1.3 第一次光刻的掩膜版图形 及隐埋层扩散后的芯片剖面
3.外延层淀积 外延层淀积是集成电路制造必不可少一个重要工 序。对双极集成电路来说，主要是解决器件之间的隔 离和晶体管集电结击穿电压和集电极串连电阻对杂质 浓度要求相互茅盾的措施之一。外延淀积考虑的因素 主要有：外延层厚度和掺杂浓度。通常的选择是在满 足击穿电压的同时，尽量使电阻率小以满足串连电阻 的要求。对TTL电路来说Vcc=5V，对BVCBO 的要求不高 ，但对Rcs 、VCES的要求高，所以通常选择外延层的电 阻率ρepi≈0.2Ω·cm，相应的厚度Tepi 3～7μm。 对于模拟集成电路来说，Vcc＞5V, 典型的ρepi≈ 0.5∼5 Ω·cm， Tepi 7～17μm。
CH1 集成电路的基本制造工艺 7
根据混合集成电路的制作工艺，还可将其分为 厚膜和薄膜混合集成电路。 在厚膜IC中，需要采用厚膜工艺在陶瓷板上制 作电阻和互连线，采用的主要材料是各种浆料，如 氧化钯-银等电阻浆料、金或铜等金属浆料以及作 为隔离介质的玻璃浆料等。各种浆料通过丝网印刷 的方法涂敷到基板上，形成电阻或互连线图形，图 形的形状、尺寸和精度主要由丝网掩模决定，每次 完成浆料印刷后要进行干燥和烧结。 薄膜集成电路是指利用薄膜(薄膜的厚度一般 小于1μm)工艺制作电阻、电容元件和金属互连线， 采用的工艺主要有真空蒸发、溅射等，各种薄膜的 图形通常采用光刻、腐蚀等工序实现。
CH1 集成电路的基本制造工艺 10
• 数模混合集成电路(Digital-Analog IC)： 既包含数字电路又包含模拟电路的集成电路 称为混合集成电路。早期由于制造工艺和设计技 术的限制，通常采用混合集成电路技术实现这种 电路，直到70年代，随着半导体工艺技术的发展 ，才研制成功单片数模混合集成电路。 早期的混合集成电路产品有数据转换器，主 要用来连接电子系统中的数字部件和模拟部件， 用以实现数字信号和模拟信号的互相转换，因此 它可以分为数模(D/A)转换器和模数(A/D)转换器 两种。目前已经成为数字技术和微处理器在信号 处理、过程控制等领域推广应用的关键组件。除 此以外，数模混合电路还有电压-频率转换器和 频率-电压转换器等。