第1章集成电路的基本制造工艺1

第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。

3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。

8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。

第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。

2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。

3. 为什么基区薄层电阻需要修正。

4. 为什么新的工艺中要用铜布线取代铝布线。

5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。

第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

1-1什么是集成电路？解：集成电路是通过一系列特定的平面制造工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互联关系，“集成”在一块半导体单晶片上，冰封装在一个保护外壳内，能执行特定功能的复杂电子系统。

1-2集成电路制造的主要工艺有哪些？解：重复清洗、氧化、化学气相淀积、金属化、光刻、刻蚀、掺杂和平坦化。

1-3画出集成电路中电阻、电容、二极管、晶体管、场效应晶体管和CMOS反相器的结构图。

1-4半导体工艺经历了哪几种工艺发展过程？现在采用的是哪种工艺技术？解：（1）1952年肖克莱发明了生产型晶体管，其特点是在晶体管生长过程中形成NPN型晶体管。

（2）同年萨拜提出了合金结型晶体管，其原理是将铟球放置在锗片的两边，在高温下溶解锗而形成两个PN结。

（3）1954年贝尔实验室提出了采用气相扩散方法形成台面型结型晶体管。

（4）1960年，硅平面结型晶体管的发明；（5）1954年库尔特提出了用PN结来隔离集成电路中的各个晶体管和其他元件。

（6）1959年仙童公司的罗伯特提出了用平面工艺来制作硅集成电路。

现在采用的是硅平面工艺技术；1-5芯片制造包括哪几个阶段？简要描述各个阶段。

解：（1）硅片制备；将硅从沙中提炼并纯化，形成半导体级硅的多晶硅。

（2）芯片制造；硅片到达硅片制造厂，经过清洗、成膜、光刻、刻蚀、和掺杂（扩散、离子注入）等主要工艺之后，加工成的硅片具有永久刻蚀在硅片上的完整的集成电流。

（3）掩膜板制作；掩膜版中包括构成芯片的各层图形结构，现在最常用的掩膜版技术是石英玻璃涂敷，在石英玻璃掩膜版表面的洛层上形成芯片各层结构图形。

（4）装配与封装；芯片制造完成后，封装之前芯片要经过测试/挑选进行单个芯片的电学测试，拣选出合格芯片和不合格芯片，并作出标识，合格芯片包装在保护壳内。

（5）终测；为了确保芯片的功能，要对每个被封装的集成电路进行测试，以保障芯片的电学和环境特性参数满足要求。

集成电路设计与制造技术作业指导书第1章集成电路设计基础 (3)1.1 集成电路概述 (3)1.1.1 集成电路的定义与分类 (3)1.1.2 集成电路的发展历程 (3)1.2 集成电路设计流程 (4)1.2.1 设计需求分析 (4)1.2.2 设计方案制定 (4)1.2.3 电路设计与仿真 (4)1.2.4 布局与布线 (4)1.2.5 版图绘制与验证 (4)1.2.6 生产与测试 (4)1.3 设计规范与工艺限制 (4)1.3.1 设计规范 (4)1.3.2 工艺限制 (4)第2章基本晶体管与MOSFET理论 (5)2.1 双极型晶体管 (5)2.1.1 结构与工作原理 (5)2.1.2 基本特性 (5)2.1.3 基本应用 (5)2.2 MOSFET晶体管 (5)2.2.1 结构与工作原理 (5)2.2.2 基本特性 (5)2.2.3 基本应用 (5)2.3 晶体管的小信号模型 (5)2.3.1 BJT小信号模型 (6)2.3.2 MOSFET小信号模型 (6)2.3.3 小信号模型的应用 (6)第3章数字集成电路设计 (6)3.1 逻辑门设计 (6)3.1.1 基本逻辑门 (6)3.1.2 复合逻辑门 (6)3.1.3 传输门 (6)3.2 组合逻辑电路设计 (6)3.2.1 组合逻辑电路概述 (6)3.2.2 编码器与译码器 (6)3.2.3 多路选择器与多路分配器 (6)3.2.4 算术逻辑单元（ALU） (7)3.3 时序逻辑电路设计 (7)3.3.1 时序逻辑电路概述 (7)3.3.2 触发器 (7)3.3.3 计数器 (7)3.3.5 数字时钟管理电路 (7)第4章集成电路模拟设计 (7)4.1 放大器设计 (7)4.1.1 放大器原理 (7)4.1.2 放大器电路拓扑 (7)4.1.3 放大器设计方法 (8)4.1.4 放大器设计实例 (8)4.2 滤波器设计 (8)4.2.1 滤波器原理 (8)4.2.2 滤波器电路拓扑 (8)4.2.3 滤波器设计方法 (8)4.2.4 滤波器设计实例 (8)4.3 模拟集成电路设计实例 (8)4.3.1 集成运算放大器设计 (8)4.3.2 集成电压比较器设计 (8)4.3.3 集成模拟开关设计 (8)4.3.4 集成模拟信号处理电路设计 (8)第5章集成电路制造工艺 (9)5.1 制造工艺概述 (9)5.2 光刻工艺 (9)5.3 蚀刻工艺与清洗技术 (9)第6章硅衬底制备技术 (10)6.1 硅材料的制备 (10)6.1.1 硅的提取与净化 (10)6.1.2 高纯硅的制备 (10)6.2 外延生长技术 (10)6.2.1 外延生长原理 (10)6.2.2 外延生长设备与工艺 (10)6.2.3 外延生长硅衬底的应用 (10)6.3 硅片加工技术 (10)6.3.1 硅片切割技术 (10)6.3.2 硅片研磨与抛光技术 (10)6.3.3 硅片清洗与检验 (10)6.3.4 硅片加工技术的发展趋势 (11)第7章集成电路中的互连技术 (11)7.1 金属互连 (11)7.1.1 金属互连的基本原理 (11)7.1.2 金属互连的制备工艺 (11)7.1.3 金属互连的功能评价 (11)7.2 多层互连技术 (11)7.2.1 多层互连的原理与结构 (11)7.2.2 多层互连的制备工艺 (11)7.2.3 多层互连技术的挑战与发展 (11)7.3.1 铜互连技术 (12)7.3.2 低电阻率金属互连技术 (12)7.3.3 低电阻互连技术的发展趋势 (12)第8章集成电路封装与测试 (12)8.1 封装技术概述 (12)8.1.1 封装技术发展 (12)8.1.2 封装技术分类 (12)8.2 常见封装类型 (12)8.2.1 DIP封装 (12)8.2.2 QFP封装 (13)8.2.3 BGA封装 (13)8.3 集成电路测试方法 (13)8.3.1 功能测试 (13)8.3.2 参数测试 (13)8.3.3 可靠性测试 (13)8.3.4 系统级测试 (13)第9章集成电路可靠性分析 (13)9.1 失效机制 (13)9.2 热可靠性分析 (14)9.3 电可靠性分析 (14)第10章集成电路发展趋势与展望 (14)10.1 先进工艺技术 (14)10.2 封装技术的创新与发展 (14)10.3 集成电路设计方法学的进展 (15)10.4 未来集成电路的发展趋势与挑战 (15)第1章集成电路设计基础1.1 集成电路概述1.1.1 集成电路的定义与分类集成电路（Integrated Circuit，IC）是指在一个半导体衬底上，采用一定的工艺技术，将一个或多个电子电路的组成部分集成在一起，以实现电子器件和电路的功能。

集成电路制造工艺第1章绪论1.1 课题背景在过去的的几十年里，一个以计算机、互联网、无线通信和全球定位系统为组成部分的信息社会逐渐形成。

这个信息社会的核心部分是由众多内建于系统中的细小集成电路（IC）芯片支持和构成的。

集成电路广泛应用于生活中的各个领域—诸如消费类产品、家庭用品、汽车、信息技术、电信、媒体、军事和空间应用。

结合纳米技术，持续不断的研究和开发即将使得集成电路更小和更强有力。

在可见的未来，计算机的尺寸将缩小到指甲盖大小，达到集成电路在尺寸、速度、价格及功耗方面实际可能的极限。

1.2 集成电路制造工艺发展概况随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSL）；到了20世纪60年代中期，出现了中规模集成电路（MSL）；20世纪70年代前期，出现了大规模集成电路（LSL）；20世纪70年代后期又出现了超大规模集成电路（VLSL）；到了20世纪90年代就出现了特大规模集成电路（ULSL）。

集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造工艺的流程也不一样。

人们常常以最小线宽（特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。

在表1-1中列出了从1995年到2010年集成电路的发展情况和展望。

表1-1 集成电路的发展情况和展望年代1995 1998 2001 2004 2007 2010 特征尺寸/um 0.35 0.25 0.18 0.13 0.09 0.065DRAM容量/bit 64M 256M 1G 4G 16G 64G微处理器尺寸/mm²250 300 360 430 520 620DRAM尺寸/mm²190 280 420 640 960 1400 逻辑电路晶体管密度（晶体管数）/个4M 7M 13M 25M 50M 90M 高速缓冲器/（bit/cm²）2M 6M 20M 50M 100M 300M最大硅晶圆片直径/mm 200 200 300 300 400 400第2章半导体集成电路制造工艺流程2.1 概括本章以大量精美的图片、图表及具体详实的数据详细描述了集成电路制造的全过程。

半导体集成电路部分习题答案(朱正涌)第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。

第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2所示。

提示：先求截锥体的高度up BL epi mc jc epi T x x T T -----=- 然后利用公式： ba ab WL Tr c -•=/ln 1ρ ， 212••=--BL C E BL S C W L R rba ab WLTr c -•=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。

2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。

2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。

给出设计条件如下：答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边； ⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V OL 4.0≤的条件。

第8章动态逻辑电路填空题对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。

【答案：NMOS, PMOS, NOMS】对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接入。

【答案：】解答题从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。

从而说明CMOS动态组合逻辑1、电路的特点。

【答案：】图A是CMOS静态逻辑电路。

图B是CMOS动态逻辑电路。

2电路完成的均是NAND的逻辑功能。

图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。

图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。

2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。

【答案：】该电路可以完成OUT=AB的与逻辑。

与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。

3、分析下列电路的工作原理，画出输出端OUT的波形。

【答案：】答案：4、结合下面电路，说明动态组合逻辑电路的工作原理。

【答案：】动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。

当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。

此时电路处于预充电阶段。

当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。

这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。

否则，输出OUT仍保持原状态高电平不变。

集成电路试题库半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过⼀系列的加⼯⼯艺，将晶体管，⼆极管等有源器件和电阻，电容等⽆源元件，按⼀定电路互连。

集成在⼀块半导体基⽚上。

封装在⼀个外壳内，执⾏特定的电路或系统功能。

2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英⽂缩写【答案：】⼩规模集成电路（SSI），中规模集成电路（MSI），⼤规模集成电路（VSI），超⼤规模集成电路（VLSI），特⼤规模集成电路（ULSI），巨⼤规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪⼏类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。

4、按电路功能或信号类型分，半导体集成电路分为哪⼏类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。

5、什么是特征尺⼨？它对集成电路⼯艺有何影响？【答案：】集成电路中半导体器件的最⼩尺⼨如MOSFET的最⼩沟道长度。

是衡量集成电路加⼯和设计⽔平的重要标志。

它的减⼩使得芯⽚集成度的直接提⾼。

6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】7、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,分析它的⼯作原理。

【答案：】该电路可以完成NAND逻辑。

与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp，它可以解决⼀般动态组合逻辑电路存在的电荷分配的问题。

对于⼀般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。

该电路增加了⼀个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。

在评估阶段，M kp截⾄，不影响电路的正常输出。

8、延迟时间【答案：】时钟沿与输出端之间的延迟第1章集成电路的基本制造⼯艺1、四层三结的结构的双极型晶体管中隐埋层的作⽤【答案：】减⼩集电极串联电阻，减⼩寄⽣PNP管的影响2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：】电阻率过⼤将增⼤集电极串联电阻，扩⼤饱和压降，若过⼩耐压低，结电容增⼤，且外延时下推⼤3、简单叙述⼀下pn结隔离的NPN晶体管的光刻步骤【答案：】第⼀次光刻：N+隐埋层扩散孔光刻第⼆次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、简述硅栅p阱CMOS的光刻步骤【答案：】P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5、以p阱CMOS⼯艺为基础的BiCMOS的有哪些不⾜【答案：】NPN晶体管电流增益⼩，集电极串联电阻⼤，NPN管的C极只能接固定电位6、以N阱CMOS⼯艺为基础的BiCMOS的有哪些优缺点？并请提出改进⽅法【答案：】⾸先NPN具有较薄的基区，提⾼了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。

集成电路分析与设计课程教学大纲一、课程说明（一）课程名称、所属专业、课程性质、学分；课程名称：集成电路分析与设计所属专业：微电子科学与工程课程性质：专业方向必修课学分：5（二）课程简介、目标与任务；《集成电路分析与设计》是微电子科学与工程专业一门重要的专业必修课。

本课程主要分为数字集成电路部分和模拟集成电路部分。

数字集成电路部分内容主要包括集成电路中的元器件的结构、制备、特性；集成电路的典型工艺；常用的数字双极集成电路和MOS集成电路的电路结构、工作原理；数字集成电路的设计方法和计算机辅助设计。

模拟集成电路部分内容主要包括模拟集成电路中的基本单元电路，集成运算放大器、集成稳压器的基本结构、基本特点、电路设计，数模转换器以及模数转换器的基本原理以及基本类型。

通过对本课程的学习，使学生能够掌握各种集成电路包括双极集成电路、MOS 集成电路和BiCMOS电路的典型电路结构及其制造工艺；熟练掌握构成数字集成电路以及模拟集成电路基本单元结构、工作机理、及其与数字、模拟系统的关系；掌握基本电路单元的设计能够识别和绘制版图，能够用相应软件进行模拟仿真；了解数字集成电路以及模拟集成电路的设计方法和基本过程。

为后继专业课的学习、将来在集成电路领域从事科研和技术工作奠定良好的理论基础。

（三）先修课程要求，与先修课与后续相关课程之间的逻辑关系和内容衔接；本课程的先修课程是半导体物理、半导体器件、固体电子学或固体电子器件、半导体工艺原理或集成电路工艺原理等，这几门课程为集成电路分析与设计在材料、器件和工艺等方面提供了必要的知识基础。

学生通过对本课程的学习，可以为后续的集成电路的计算机辅助设计等课程的学习以及微电子专业有关的技术工作和科学研究打下一定的基础。

（四）教材与主要参考书。

课程教材：《半导体集成电路》朱正涌著，清华大学出版社出版主要参考书目：《集成电路原理与设计》甘学温等著，北京大学出版社《数字集成电路—电路、系统与设计（第二版）》（美）拉贝艾（JanM Rabaey）等著，周润德等译，电子工业出版社（2010年）《数字集成电路——设计透视（第2版）》国外大学优秀教材——微电子类系列（影印版）[美]拉贝（Rabaey J.M.）钱德拉卡山（Chandrkasan，A.）尼科利奇（Nikolic，B.）著，清华大学出版社《模拟CMOS集成电路设计》[美] 毕查德〃拉扎维著，陈贵灿等译，西安交通大学出版社二、课程内容与安排第一章集成电路基本制造工艺（共3学时）第一节双极集成电路工艺（1学时）第二节MOS集成电路工艺（1学时）第三节 BiCMOS集成电路工艺（1学时）第二章集成电路中的晶体管及其寄生效应（共6学时）第一节理想本征集成双极晶体管的EM模型（3学时）第二节集成双极晶体管的有源寄生效应（2学时）第三节集成双极晶体管的无源寄生效应（1学时）第三章晶体管-晶体管逻辑（TTL）电路（共12学时）第一节一般TTL与非门（3学时）第二节TTL逻辑结构（3学时）第三节OC门（2学时）第四节三态逻辑门（1学时）第五节集成电路中的简化逻辑门（3学时）第四章发射极耦合逻辑（ECL）电路（共6学时）第一节 ECL门电路的工作原理（3学时）第二节 ECL门电路的逻辑扩展（3学时）第五章MOS反相器（共15学时）第一节基本NMOS反相器（6学时）第二节CMOS反相器（3学时）第三节静态反相器（3学时）第四节动态反相器（3学时）第六章MOS基本逻辑单元（共12学时）第一节NMOS逻辑结构（3学时）第二节CMOS逻辑结构（3学时）第三节传输门逻辑（3学时）第四节各种逻辑类型的比较（2学时）第五节触发器（1学时）第七章模拟集成电路中的基本单元电路（9学时）第一节单管、复合器件及双管放大级（3学时）第二节恒流源电路（3学时）第三节基准电压源电路（3学时）第八章集成运算放大器（9学时）第一节运算放大器的输入级（2学时）第二节运算放大器的输出级（2学时）第三节双极型集成运算放大器（2学时）第四节MOS集成运算放大器（3学时）第九章开关电容电路（6学时）第一节开关电容等效电路（2学时）第二节开关电容积分器（2学时）第三节开关电容放大器（2学时）第十章数模和模数转换器（12学时）第一节数模转换器的基本原理（3学时）第二节数模转换器的基本类型（3学时）第三节模数转换器的基本原理（3学时）第四节模数转换器的基本类型（3学时）（一）教学方法与学时分配课程组织：主要采用多媒体教学，PowerPoint讲稿；板书作为辅助；考试：平时30%，期末考试70%；学时分配：本课程共90学时，其中，数字集成电路部分占54学时，模拟集成电路部分占36学时；（二）内容及基本要求主要内容：●集成电路的基本制造工艺【重点掌握】：集成双极晶体管和集成MOS晶体管的结构和基本工艺；【掌握】：二极管、双极晶体管、MOS晶体管的单管制备过程；●晶体管-晶体管逻辑电路【重点掌握】：TTL门电路的特性，以及基于TTL电路的逻辑单元结构；【掌握】：掌握TTL电路基本单元的结构和工作原理；【了解】：STTL、LSTTL、ASTTL、ALSTTL电路；●MOS反相器【重点掌握】：CMOS反相器的原理、结构特点；【掌握】：其他结构反向器的原理及其特点，不同反相器之间的区别；【了解】：静态反相器和动态反相器的特点；●MOS逻辑单元及功能部件【重点掌握】：基于CMOS反相器的逻辑单元结构、基于不同结构反相器逻辑功能结构的设计；【掌握】：传输门逻辑的特点及其应用；【了解】：各种逻辑类型之间的区别，触发器的设计；●模拟集成电路中的基本单元电路【重点掌握】：模拟集成电路基本单元电路结构及其工作原理；【掌握】：基准电压源电路；●集成运算放大器【重点掌握】：集成运算放大器的特点及集成运算放大器的设计；【掌握】：不同类型的集成运放；【了解】：运算放大器的输入级及输出级电路；●数模和模数转换器【重点掌握】：数模转换器以及模数转换器的基本原理；【掌握】：数模转换器以及模数转换器的类型；制定人：李颖弢审定人：批准人：日期：。

《半导体集成电路》课程教学大纲（包括《集成电路制造基础》和《集成电路原理及设计》两门课程）集成电路制造基础课程教学大纲课程名称：集成电路制造基础英文名称：The Foundation of Intergrate Circuit Fabrication课程类别：专业必修课总学时：32 学分：2适应对象：电子科学与技术本科学生一、课程性质、目的与任务：本课程为高等学校电子科学与技术专业本科生必修的一门工程技术专业课。

半导体科学是一门近几十年迅猛发展起来的重要新兴学科，是计算机、雷达、通讯、电子技术、自动化技术等信息科学的基础，而半导体工艺主要讨论集成电路的制造、加工技术以及制造中涉及的原材料的制备，是现今超大规模集成电路得以实现的技术基础，与现代信息科学有着密切的联系。

本课程的目的和任务：通过半导体工艺的学习，使学生掌握半导体集成电路制造技术的基本理论、基本知识、基本方法和技能，对半导体器件和半导体集成电路制造工艺及原理有一个较为完整和系统的概念，了解集成电路制造相关领域的新技术、新设备、新工艺，使学生具有一定工艺分析和设计以及解决工艺问题和提高产品质量的能力。

并为后续相关课程奠定必要的理论基础，为学生今后从事半导体集成电路的生产、制造和设计打下坚实基础。

二、教学基本要求：1、掌握硅的晶体结构特点，了解缺陷和非掺杂杂质的概念及对衬底材料的影响；了解晶体生长技术（直拉法、区熔法），在芯片加工环节中，对环境、水、气体、试剂等方面的要求；掌握硅圆片制备及规格，晶体缺陷，晶体定向、晶体研磨、抛光的概念、原理和方法及控制技术。

2、掌握SiO2结构及性质，硅的热氧化，影响氧化速率的因素，氧化缺陷，掩蔽扩散所需最小SiO2层厚度的估算；了解SiO2薄膜厚度的测量方法。

3、掌握杂质扩散机理，扩散系数和扩散方程，扩散杂质分布；了解常用扩散工艺及系统设备。

4、掌握离子注入原理、特点及应用；了解离子注入系统组成，浓度分布，注入损伤和退火。