数字电子技术项目1简单加法器电路设计与测试.ppt

简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。

1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。

1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。

2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。

2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。

项⽬齐全、不许涂改，不少于3000字。

图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。

（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。

摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。

⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。

但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。

经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。

在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。

本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。

摘要本次课程设计的任务是设计一个具有加减运算功能的简易计算器，并通过合适的方式来显示最后的计算结果。

此次设计电路的完成主要是利用简单的数字电路和电路逻辑运算来进行的。

简易加减计算器电路主要是对数据的输入与显示，数据的加减运算，数据的输出与显示三个主要的方面来设计研究完成的。

在输入电路的部分，我们通过开关的闭合与断开来实现数据的输入，开关闭合接入高电平“1”，断开接入低电平“0”。

而输入的数据将通过显示译码管以十进制的形式显示出来。

由于输入二进制的位数较多，我们采用个位十位分别输入的方式来简化电路。

加减运算电路则主要通过加法器来实现的。

设计电路时，我们将个位和个位、十位和十位分别接入一片加法器。

在进行加法运算时我们所选择的加法器是完全符合要求的，但是在进行减法运算时加法器就不能满足我们的设计要求了。

因此我们将减法转换为加法进行运算，运算时采用补码的形式。

在进行减法时通过异或门将减数的原码全部转换为补码，输入加法器中进行相加。

最后将进位信号加到十位的运算电路上就实现了加减法的运算电路。

在显示电路中，由加法器输出的数据是二进制码。

这些码可能表示超过十的数字，所以显示译码管就不能正确的显示出数字了。

此时要将二进制转化成BCD码，再将BCD 码送到显示译码管中就可以将计算所得的数字显示出来了。

概述1.1设计题目：简易加减计算器1.2设计任务和要求：1）用于两位以下十进制数的加减运算。

2）以合适的方式显示输入数据及计算结果。

1.3设计方案比较：方案一：输入十进制的数字，再通过编码器对十进制的数字进行编码，输出二进制的数据。

运用显示译码器对输入的数字以十进制的形式进行显示。

在进行加减计算的时候将二进制数字运用数模转换，然后再进行相加减。

然后将这些模拟信号再次转换成数字信号转换成数字信号，再将数字信号输入到显示译码管中来显示数剧。

这个方案中要进行数模转换和模数转换所需要的电路器件有些复杂，并且转换的时候需要很长的时间，而且转换以后数值的精度不高。

前言当今，电子技术飞速发展，近年来出现了许多新的数字器件和电路的分析设计方法，尤其是中大规模集成电路的发展和应用更是迅速。

比如可编程逻辑器件出现时间虽然不长，但已在各个领域得到广泛应用。

如今，数字电路与技术已广泛应用于计算机、自动化装置、医疗仪器与设备、交通、电信、文娱活动等几乎所有的生产生活领域中，可以毫不夸张地说，几乎每人每天都在与数字技术打交道。

所有这些，给数字电子技术课程提出了更高的要求，需要有新的内容、方法和手段与之相适应。

“电子技术课程设计”是电子技术课程的实践性教学环节，是对学生学习电子技术的综合性训练，该训练通过学生独立进行某一课题的设计、安装和调试来完成。

学生通过动脑、动手解决若干个实际问题，巩固和运用在“模拟电子技术”、“数字电子技术”、“单片机原理与应用”等课程中所学的理论知识和实验技能，基本掌握常用电子电路的一般设计方法，提高设计能力和实验技能，为以后从事电子电路设计、研制电子产品打下基础。

我们的设计题目是《八位二进制加法器》，技术指标：八位二进制加数与被加数的输入；三位十进制加数与被加数的输入；三位译码管显示。

在图书馆查找资料却不能令人满意，所以我们的参考资料主要是数字电子技术课程的教材，教材中几乎包括了本次课程设计的所有内容。

另外还有一些资料来自网络。

经过分析和讨论，我们拟定了设计框架,总体电路划分为三个模块：转换模块，运算模块以及译码显示模块。

本次课设从接到题目、整理思路到讨论研究、设计电路，最后运用Multisim仿真实现设计，集合了小组全体同学的智慧和努力，以及老师的专业指导和同学们的无私帮助，限于设计水平有限，时间仓促及作者水平有限，设计中难免有欠妥之处或冗余以及错误，恳请老师及同学批评指正。

目录前言 (1)题目 (4)摘要 (4)关键字 (4)软件 (4)设计要求 (4)一、系统概述 (5)总体设计思路 (5)1.基本原理 (5)2.系统流程框图 (5)二、方案论证与比较 (5)三、单元模块介绍 (8)（一）转换模块 (8)（二）运算模块 (15)（三）译码显示模块 (18)四、系统综述、总体电路图 (21)结束语 (24)参考文献 (24)鸣谢 (24)元器件明细表 (25)收获与体会 (26)评语……………………………………………8位二进制加法器摘要本交课程设计题目是《八位二进制加法器》，技术指标与要求：八位二进制加数与被加数的输入；三位译码管显示；三位十进制加数与被加数的输入。

1 设计任务描述1.1设计题目：加法运算电路1.2 设计要求1.2.1 设计目的(1) 掌握1位十进制加法运算电路的构成，原理和设计原理；(2)熟悉集成电路的使用方法。

1.2.2 基本要求(1) 设计键盘以及编码电路；(2) 设计加数寄存器A和被加数寄存器B单元；(3) 实现4bit二进制码加法的BCD调整；(3) 用数码管以十进制形式显示最后运算结果。

1.2.3 发挥部分(1) 拓展十进制减法；(2) MR存储运算中间值；(3)其他。

2 设计思路根据此次课程设计的要求，我设计的简单计算器包括两大部分：加法计算部分，减法计算部分。

其中加法计算部分由五个部分组成，键盘及编码电路、加数寄存器A和被加数寄存器B、加法运算电路、4bit二进制码加法的BCD调整和译码显示器。

减法计算部分和加法计算部分共用同一个键盘，其他部分由反相器，求补逻辑电路以及相应的译码显示器组成。

其中有几个难点：如何实现2位十进制和怎样利用寄存器把数据传输到加法器中。

因为经键盘及编码器输出的是2进制数，那么寄存器接受并输出的数据也是2进制数，所以加法器输出的数据应是8421BCD码，使显示装置最终显示十进制数。

因为1位十进制数的8421BCD码与二进制数表现形式相同，但2位十进制数的8421BCD码与二进制数不同，所以我设计的加法运算装置是由两个74S283N芯片来实现2位十进制数的输出。

原理是让第二个芯片的一个输入端接第一个芯片的输出端，另一个输入端进行对第一个芯片的运算结果进行判断，大于等于10时输入6即2进制数的0110，反之输入0。

输出结果即为2位十进制数的8421BCD码。

寄存器的设计是由一个74LS374N芯片和两个74S194N芯片组成的，其中两个74S194N芯片并联后与74LS374N芯片串联。

74LS374N芯片的脉冲由键盘的数字键提供，使得按下数字键后该寄存器就存储输入的数字，并通过译码显示器显示。

两个74S194N芯片的脉冲分别由键盘的+号和=号提供，分别存储加数与被加数并输入到第一个74S283N芯片中运算。

《数字电子技术》课程设计加/减法运算电路设计**大学信息科学与技术学院电子信息工程系****级****年*月*日加/减法运算电路设计一、系统设计任务及要求内容及要求：1）测量信号为正弦波、方波和三角波等各种周期波。

2）用触发器设计分频电路和工作时序图。

3）设计由触发器构成的数字频率计电路原理图。

二、系统设计目的利用所学数字电子技术的理论知识设计一个数字频率计，可以测量矩形信号、正弦信号等波形的工作频率。

三、系统设计实现1．系统概述分析：和（0111），第一步：置入两个四位二进制数（要求置入的数小于1010），如（1001）2同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步：通过开关选择运算方式加或者减；第三步：若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步：前面所得结果通过另外两个七段译码器显示。

2．单元电路详细设计与分析实验电路：编码器单元电路：在该方案中，编码器采用二——十进制编码器，将输入的十进制数值译为对应的ＢＣＤ码的反码，反码取反后送到加法运算电路中。

加减运算电路：加减运算电路主要采用由７４ＬＳ１８３（双全加器）组成的四位串行加法，电路采用个位和个位相加，十位和十位相加的形式，在个位相加所得结果大于９的二进制数时，用组合逻辑电路产生进位信号，但是由于用二进制数表示的个位相加的和不大于十五，这样，在和为１６—１８时，由刚才的组合逻辑电路就不能产生进位信号，但是这是四位串行加法器恰可以产生进位信号，所以，若将上述组合逻辑电路产生的进位信号和四位串行加法器产生的进位信号做或运算，变可以得到满足设计要求的进位信号。

当和大于９时，怎样得到正确的计算结果呢？由于十进制是到十时产生进位信号，而四位二进制是到十六时才产生进位信号，因此，我们可将串行加法器得到的大于９的二进制数再加上０１１０（六）后，这样我们就可以得到正确的运算结果。

加法器电路原理
加法器电路是一种基本的数字电路，用来实现两个二进制数的相加运算。

它通常由逻辑门构成，包括与门、或门和异或门。

下面我们将详细介绍加法器电路的原理。

加法器电路通常分为半加器和全加器两种。

半加器用于实现两个1位二进制数的相加操作，全加器用于实现两个1位二进制数和进位位的相加操作。

半加器电路由两个输入端和两个输出端组成。

输入端分别接收两个待相加的二进制数的对应位，输出端则输出相加的结果和进位。

半加器的实现可以通过一个异或门和一个与门来实现。

异或门的输出为相加结果，与门的输出为进位。

全加器电路由三个输入端和两个输出端组成。

输入端分别接收两个待相加的二进制数的对应位和进位位，输出端则输出相加的结果和进位。

全加器的实现可以通过两个异或门、两个与门和一个或门来实现。

其中，两个异或门的输出作为相加结果，两个与门的输出作为进位的一部分，或门的输出作为进位的另一部分。

通过逐位连接多个半加器或全加器，可以实现多位二进制数的相加操作。

需要注意的是，在相加时，每位的进位需要连接到下一位的进位输入端。

加法器电路是数字电路中常用的基本电路之一，广泛应用于计
算机和其他数字系统中。

它能够高效地实现二进制数的相加运算，为数字系统的设计和运算提供了基础支持。