32阶FIR滤波器的FPGA实现_范晓东

基于FPGA的FIR滤波器的实现作者：天津大学电子信息工程学院（300072）郭继昌向晖滕建辅李香萍来源：《电子技术应用》摘要：提出了一种采用现场可编程门阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司XC4000系列芯片的设计过程。

设计的电路通过软件程序进行了验证和硬件仿真，结果表明电路工作正确可靠，能满足设计要求。

关键词： FPGA FIR数字滤波器窗函数全加器随着微电子技术的发展，采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展。

由于FPGA具有现场可编程的特点，可以实现专用集成电路，因此越来越受到硬件电路设计工程师们的青睐。

本文研究了基于FPGA的FIR数字低通滤波器硬件电路的实现方法。

用这种方法实现的滤波器内部电路结构透明化，并减小了体积，提高了工作效率。

１用窗函数法设计线性相位FIR滤波器的方法傅立叶系数h(n)实际上就是数字滤波器的冲激响应。

获得有限冲激响应数字滤波器的一种可能方法就是把式（1）的无穷级数截取为有限项级数来近似，而众所周知的吉布斯现象使得直接截取法不甚令人满意。

窗函数法是用被称为窗函数的有限加权序列{w(n)}来修正式（2）的傅立叶系数，以求得要求的有限选用汉宁（Hnnning)窗作为窗函数，函数如式（6）所示。

２十六阶FIR低通数字滤波器硬件电路设计下面以一个十六阶FIR低通滤波器为例说明硬件电路的设计方法和过程。

2.1 设计指标和参数提取2.1.1 设计指标截止频率：37.5kHz类型：低通输入数据宽度：8位阶数：16阶输出数据宽度：16位2.1.2 参数提取采用上面介绍的低通滤波器的频率响应函数和汉宁窗函数进行设计。

计算出的符合设计指标的线性相位16阶FIR数字低通滤波器的特性参数如下：h[0]=h[15]=0.000000 h[1]=h[14]=0.001992h[2]=h[13]=0.008241 h[3]=h[12]=0.018332h[4]=h[11]=0.030784 h[5]=h[10]=0.043353h[6]=h[9]=0.053550 h=[7]=h[8]=0.0592572.2 单元电路设计FIR低通数字滤波器电路分为数据位扩展、并串转换器、移位寄存器组、前加单元、中间处理单元、后处理单元以及控制单元等部分，其构成框图如图１所示。

摘要对于现代社会领域，数字信号处理（digital signal processing ，DSP）技术正在以很迅速的步伐往前发展，大家知道，数字信号处理中灵活性和实时性是最基本的要求，但在以往的模拟滤波器技术中，总是有着各种问题，让滤波效果达不到较为理想的要求。

而数字滤波器随着数字信号解决水平的发展而渐渐的被进步采用，并且因为它在设计上的灵活性等优势在滤波上被许多地方当做首选方式，已经渐渐地替代了以往的过滤器。

其中，有限长单位冲击响应（Finite Impulse Response，FIR）滤波器，因为它进行设计幅频时，具有良好的线性相位，以及稳定的系统等特性在数字信处理的项目里扮演了举足轻重角色。

这次使用现场可编程门阵列（Field－Programmable Gate Array，FPGA）和Matlab/DSP Builder来来设计一个FIR数字高通滤波器，使用窗函数法以及等波纹最佳优化法两种途径来对我们需要的滤波器进行设计。

首先确定好滤波器的相关参数和制作方案，利用DSP Builder制作工具设计一个取样频率48KHZ，截止频率10.8KHZ，输入输出数据宽度都是8位的17阶有限长单位冲击响应滤波器。

在MATLAB/Simulink中建立模型文件，调用工具库中的滤波器模块，连接成设计原理框图，设置好各参数并输入到对应的设计图位置后在Simulink中进行仿真，然后将模型文件通过Signal Compiler转化为VHDL语言和其他文件，在Quartus II中进行编译，引脚锁定下载到FPGA中，利用嵌入式逻辑分析仪SignalTap II对结果波形进行验证。

关键词：数字信号处理；现场可编程门阵列；有限长单位冲击响应；DSP BuilderAbstractIn the technical field of modern society, the digital signal processing technology has been developed rapidly. As we all know, the basic requirements of the digital signal processing are flexibility and topicality . However, the former filter technology always had many problems which made the filtering effect hard to achieve the ideal aims. With the development of digital signal processing technology, the digital filter has made great progress and been utilized. What’s more, it, as the preferred way has been used in many places because of its flexibility .So it has gradually displaced the previous filter. Among them, FIR digital filter plays a vital role because of it’s well linear phrase、stable systems and many other advantages in designing the frequency amplitudes.In this paper, I have designed a FIR digital high- pass filter by using FPGA and MATLAB/DSP Builder. With the window function method and equality ripple approach method, I first have analyzed and determined the relative parameters of the filter and design proposals. Then I made the 17-order FIR digital high-pass filter’s sampling frequency in 48KHZ、cutoff frequency in 10.8KHZ and data width in 8-bit by using DSP Bulider. By establishing model files in Matlab/Simulink, I used the filter module in the library tool and linked them into the principle chart .Later I set up and input those parameters into site to analogue simulation. I translated the Signal Compiler into the VHDL and other files and compiled in Quartus II and downloaded to FPGA. At last, I used the Signal Tap II to validate the result.KEY WORD: DSP; FPGA;FIR; DSP Builder第一章引言 (1)1.1背景意义 (1)1.2主要工作和组织结构 (3)第二章FIR数字滤波器 (4)2.1FIR数字滤波器的概念 (4)2.1.1FIR数字滤波器的结构 (5)2.1.2线性相位FIR数字滤波器的结构 (6)2.1.3FIR滤波器的特点 (7)2.2 FIR数字高通滤波器的设计方法 (9)2.2.1 窗函数法 (10)2.2.2等波纹最佳逼近法 (11)第三章FIR高通滤波器的FPGA实现 (13)3.1设计目标 (13)3.2 DSP Builder的设计流程 (13)3.3窗函数法 (15)3.4 FIR滤波器模型的建立 (17)3.4.1FIR高通滤波器原理图 (17)3.4.2 验证和测试方案 (19)3.5等波纹最佳逼近法 (20)3.6两种方法比较 (24)结束语 (25)参考文献 (26)第一章引言1.1背景意义对于当今信息领域，数字信号处理技术（Digital signal processing technology）已经变的相当迅速与成熟。

FIR数字滤波器的FPGA实现研究技术分类：可编程器件 | 2010-04-26电子设计工程刘庆良卢荣军李建清如今，FPGA已成为数字信号处理系统的核心器件，尤其在数字通信、网络、视频和图像处理等领域。

现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入，输出设备。

FPGA具有实现高速并行运算的能力，因而成为高性能数字信号处理的理想器件。

此外，与专用集成电路(ASIC)相比，FPGA 具有可重复编程的优点。

根据单位脉冲响应的不同，数字滤波器主要分为有限脉冲响应(FIR)和无限脉冲响应(IIR)2大类。

在同样的设计要求下，IIR方式计算工作量较小。

但难以得到线性相位响应，且系统不易稳定；FIR方式的计算工作量稍大，但在设计任意幅频特性时，能保证严格的线性相位特性；由于其实现结构主要是非递归的，FlR滤波器可以稳定工作。

FIR数字滤波器是数字多普勒接收机的重要组成部分，因此，研究FIR数字滤波器的实现技术具有重要意义。

随着FPGA技术的不断发展，FPGA逐渐成为信号处理的主流器件。

而在FPGA中，数字滤波器不同的实现方法所消耗的FPGA资源是不同的，且对滤波器的性能影响也有较大差异。

1 FIR滤波器的原理及结构FIR滤波器存在N个抽头的h(n)，N称为滤波器的阶数，其数学表达式为：式中，x(k)为第k时刻的采样值，y(n)为滤波器输出。

h(k)为FIR滤波器的第k级抽头系数。

通过对h(k)进行Z变换得到FIR的传递函数H(Z)，其在Z域内的形式如下：因此，根据传递函数H(Z)和FIR滤波器系数的对称性，可得FIR滤波器的一般实现结构，如图1所示。

从串行结构中可以看出，FIR滤波过程就是一个信号逐级延迟的过程，将各级延迟输出加权累加，得到滤波输出，其中最主要的运算是乘累加运算。

FIR每完成一次滤波过程需要进行N次乘法和(N-1)次加法运算，N为滤波器的阶数。

FIR数字滤波器设计及其FPGA实现郝小江;黄昆【摘要】Based on the FPGA hardware platform, the digital FIR filter model is designed by using DSP Builder of FPGA to simulate system model and generate the VHDL project files, organize the corresponding top program to fit with the hardware system of filter. QuartusⅡ software is used to synthesis, compiler and debug the project file, and generate the schematic modules and RTL circuit diagram. By simulating and filter the square signal of 5 kHz, and downloading the generated VHDL into the hardware system, it effectively extracts the 5 kHz sine signal. The experiment results indicate that it achieves the performance of the FIR filter, and some new approaches and methods are explored for design and implement of the digital filter.%以 FPGA 为硬件平台，利用 FPGA 的DSP 开发工具DSP Builder 对数字滤波器进行建模设计及系统模型仿真，生成 VHDL 工程文件，编制相应顶层文件，使其符合滤波器硬件系统。

基于FPGA的FIR数字滤波器设计与仿真杨峰【期刊名称】《四川文理学院学报》【年(卷),期】2016(26)5【摘要】In view of the application of the weak signal digital correlation detection system, designed FIR digital filter based on FPGA. Through analyze and compare the characteristics of different structure of FIR filter, and comprehensive considering the fac-tors such as processing speed and resource consumption, decided to adopt the optimized distributed algorithm to design digital filter. Finally, the functional simulation is carried out for the designed FIR low- pass digital filter. Simulation results showthat the FIR low- pass digital filter can effectively filter out noise outside of the passband, and it is satisfied with application requirement of the weak signal digital correlation detection system.%针对微弱信号数字相关检测系统的应用问题，设计了基于 FPGA的 FIR 数字滤波器。

通过对不同结构的 FIR滤波器的特性进行分析比较，结合运算处理速度和资源消耗等因素，确定采用优化的分布式算法来设计数字滤波器。

FIR滤波器的FPGA设计与实现摘要滤波器，就是对电路网络中某一特定频率的频点或这个除了这个频点以外的频率进行有效滤除，从而得到一个特定频率的电信号，当然也可以用以消除某一个特定频率后的电信号的这样一种器件。

而所谓的FIR滤波器，其中FIR为Finite Impulse Response 的缩写，即指有限脉冲响应滤波器（以下简称为FIR滤波器）。

FIR滤波器由于本身可以设计成任意的幅频特性的滤波器，且同时能够保证精确、严格的相位线性，这就保证了它能够拥有一个稳定的系统。

因此，FIR滤波器已经成为数字系统与数字信号处理中，以及在通信系统等领域最重要的一种滤波器。

关键词：滤波器、有限脉冲响应、可编程门列阵。

SummaryFilter, the frequency of the circuit is a network of a specific frequency or frequency other than the frequency effectively filtered out to obtain a specific frequency of the power signal or a power signal to eliminate the specific frequency after . The so-called FIR filter, wherein the FIR Finite Impulse Response Abbreviation - finite impulse response filter (hereinafter simply referred to as an FIR filter). FIR filter can be designed arbitrarily because of theiramplitude-frequency characteristics of the filter, and simultaneously to ensure accurate and strict linear phase, which ensures that it has a stable system. Therefore, FIR filter has become a digital system with digital signal processing, as well as in the field of communication systems, etc. The most important kind of filter.Key words：Filter, Finite Impulse Response,Field-Programmable Gate Array引言线性时不变系统（Linear Time-Invariant System, L.T.I）是信号与系统处理以及信号系统处理中中最常见的系统。

32阶数字滤波器设计课程名称：信号检测基础实验名称：32阶数字滤波器设计实验日期：2019年3月18日一、输入:首先进行滤波前信号分析，做出信号1(s1)信号2(s2)原图，并做出信号1与2相加的被污染的信号(s)f=2e6;fm=7e6;fs=40e6;T=15;t=0:1/fs:T/f;s1=sin(2*pi*f*t);s2=sin(2*pi*fm*t);s=s1+s2;plot(s,'b');hold on;plot(s1,'r');hold on;plot(s2,'g');legend('被污染的信号','信号1','信号2');title('滤波前信号分析');二、32阶数字带通滤波器设计：滤波器的阶数（n阶滤波器，specify order＝n-1，这里为31），窗函数选用Kaiser，截止频率分别为2MHz和5MHz，采样频率40MHZ（也就是ADC的采样频率）。

三、滤波：使用file菜单---generate mfile，命名为bandfilter 做出滤波后的图形：figure(2);Hd = bandfilter;output=filter(Hd,s);plot(output);title('滤波后的波形');附录：滤波器源码function Hd = bandfilterFs = 40; % Sampling FrequencyN = 31; % OrderFc1 = 2; % First Cutoff FrequencyFc2 = 5; % Second Cutoff Frequencyflag = 'scale'; % Sampling FlagBeta = 0.5; % Window Parameter% Create the window vector for the design algorithm. win = kaiser(N+1, Beta);% Calculate the coefficients using the FIR1 function.b = fir1(N, [Fc1 Fc2]/(Fs/2), 'bandpass', win, flag); Hd = dfilt.dffir(b);。

基于FPGA 的FIR 滤波器设计数字滤波器由数字乘法器、加法器和延时单元组成的一种算法或装置。

数字滤波器的功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。

数字滤波器是一个离散系统，该系统能对输入的离散信号进行处理，从而获取所需的有用信息。

在数字信号处理中,FIR 数字滤波器是最常用的单元之一。

它用于将输入信号x [n ]的频率特性进行特定的修改,转换成另外的输出序列y [n ]。

FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。

因此，FIR 滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。

有限长脉冲响应（FIR ）滤波器的系统函数只有零点，除原点外，没有极点，因而FIR 滤波器总是稳定的。

如果他的单位脉冲响应是非因果的，总能够方便的通过适当的移位得到因果的单位脉冲响应，所以FIR 滤波器不存在稳定性和是否可实现的问题。

它的另一个突出的优点是在满足一定的对称条件时，可以实现严格的线性相位。

由于线性相位滤波器不会改变输入信号的形状，而只是在时域上使信号延时，因此线性相位特性在工程实际中具有非常重要的意义，如在数据通信、图像处理等应用领域，往往要求信号在传输和处理过程中不能有明显的相位失真，因而线性相位FIR 滤波器得到了广泛的应用。

长度为M 的因果有限冲激响应滤波器由传输函数H （z ）描述：10()()M k k H z h k z --==∑它是次数为M-1的z -1的一个多项式。

在时域中上述有限冲激响应输入输出关系为：10()()()M k y n h k x n k -==-∑其中y （n ）和x （n ）分别是输出和输入序列。

有限冲激响应滤波器的一种直接型实现，如图所示。

通常一个长度为M 的有限冲激响应滤波器由M 个系数描述，并且需要M 个乘法器和(M-1)个双输入加法器来实现。

32阶FIR 滤波器的FPGA 实现范晓东1,蔡德林2,桂　岳1,梁本仁1(1.安徽大学电子科学与技术学院　安徽合肥　230039;2.中国电子科技集团公司第38研究所　安徽合肥　230031)摘　要:阐述了有限冲击响应(FIR )低通滤波器的窗函数设计方法,利用并行分布式算法在现场可编程门阵列上实现了32阶FIR 低通滤波器。

采用Altera 公司中Stratix 系列芯片内部的ROM 实现了一种基于查找表结构的FIR 数字滤波器,从而将卷积运算变换成一种查表后的加法运算,提高了运算速度,节省了逻辑单元。

仿真结果表面,基于并行分布式算法的FIR 滤波器最大处理速度可以达到200M Hz 。

关键词:FIR 滤波器;FP GA ;并行分布式算法;Matlab ;Quartus Ⅱ中图分类号:TN713 文献标识码:A 文章编号:10042373X (2009)212186203Implement of 32Orders FIR Filter on FPG AFAN Xiaodong 1,CAI Delin 2,GU I Yue 1,L IAN G Benren 1(1.Electronic Science and Technology Institute ,Anhui University ,Hefei ,230039,China ;2.No.38Institute ,China Electronics Technology Group Corporation ,Hefei ,230031,China )Abstract :Windows function design method of FIR digital filter is introduced ,and the parallel distributed arithmetic is used to implement a 32orders FIR digital ing the Altera ′s Stratix series FP GA to design a new structure of ing the ROM in FP GA ,this design can convert convolution to summation.Thus ,a high process speed is improved and the Logic Ele 2ments (L E )is saved.The result of simulation shows that the max speed of FIR filter can arrive at 200M Hz based on parallel distributed arithmetic.K eywords :FIR filter ;FP GA ;parallel distributed arithmetic ;Matlab ;Quartus Ⅱ收稿日期:2009204222 随着软件无线电的发展,对于滤波器的处理速度要求越来越高。

基于FPGA的光栅信号FIR滤波器实现杨晓晗;李彬华;丁旭【摘要】为了去除实测光栅信号的噪声干扰,提高信号的细分精度,提出一种基于FPGA的光栅信号FIR滤波器实现方法.给出滤波器的基本原理和设计流程.通过DSP Builder和Matlab/Simulink完成了滤波器模块的设计和仿真,并将此模块直接转换成VHDL语言,用Modelsim的RTL进行仿真,验证了VHDL模块的正确性.滤波结果表明:示波器的实测光栅信号和滤波后的光栅信号与Matlab/Simulink、DSP Builder模型仿真结果相同,设计的32阶FIR滤波器在FPGA开发板的实现效果即示波器观测到的输入输出信号,证明该滤波器设计的可行性及其良好的滤波效果.【期刊名称】《化工自动化及仪表》【年(卷),期】2016(043)003【总页数】6页(P272-276,332)【关键词】FIR滤波器;光栅信号;DSP Builder;FPGA;Matlab/Simulink【作者】杨晓晗;李彬华;丁旭【作者单位】昆明理工大学信息工程与自动化学院,昆明650500;昆明理工大学信息工程与自动化学院,昆明650500;昆明理工大学信息工程与自动化学院,昆明650500【正文语种】中文【中图分类】TH865光栅测量技术是以光栅付相对移动所形成的莫尔条纹信号为基础的。

光栅付的相对移动使透射光的光强呈周期性变化，该周期性光信号经光电转换后成为正弦波信号。

正弦波信号每变化一个周期，表示被测物体移动一个光栅栅距。

为了提高被测物体移动距离的检测精度和分辨率，大多数研究人员侧重研究的是对光栅信号的电子学细分处理方法[1]。

但是，大部分细分方法所用的光栅信号都是理想的正余弦波，而且细分倍数越高，对光栅信号的要求越严格。

而光栅测量系统产生的莫尔信号不可避免地会引入噪声干扰，使得实际情况下很难得到理想的莫尔条纹，光电元件的输出波形变为带有杂波的近似正余弦曲线[2]。

电子线路设计实验报告名称：基于FPGA的DDS和FIR滤波器的设计学号： 112040557姓名：杨晨院系：电子科技与光学工程学院指导教师：蒋立平时间：2012—04—07【摘要】：本文主要讨论了DDS的设计和32阶FIR数字滤波器的设计。

首先给出了DDS和滤波器的应用背景。

接着给出了总体的DDS和滤波器的设计方案，给出了DDS 和滤波器的详细设计过程，包括各个模块的设计思想，电路图，VHDL程序代码。

DDS的大致思想为通过频率控制字和相位控制字去控制正弦函数的ROM存储表的地址，达到输出需要波形的目的。

数字滤波器大致为移位寄存器和乘法累加器的设计。

本实验的目的是通过DDS的输出正弦波形与经过滤波器的输出波形进行对比，达到滤波的效果。

在此基础上，为了验证实验结果我们通过QuartusII的仿真工具对设计的DDS进行了仿真，并且还进行了理论分析，发现理论和实践结合的非常好。

除此以外，通过实际在实验板的调试，也发现了理论与实际不吻合时，要主动的查找错误，进而解决问题。

通过实验，我提升了自己的动手能力，解决未知问题的能力，查找资料的能力，把书本知识变为实际器件的能力，很有成就感。

【关键词】：DDS 数字滤波器正弦波 VHDL致谢首先感谢蒋立平老师对我在实验期间的悉心指导和耐心解答，其次要感谢安静同学为我指导一些注意事项，按时完成实验。

在此要感谢安静，王文婷等同学在我写论文期间给我的一些建议和借鉴。

一、设计要求：1.基本要求：（1）利用 QuartusII软件和SmartSOPC实验箱实现DDS的设计；（2）DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM 实现，ROM结构实现2^10X10类型；（3）具体参数要求：频率控制字 K 取 4 位；基准频率 fc=1MHz,由实验板上的系统时钟分频得到；（4）系统具有清零的功能；（5）利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；（6）通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证。

基于FPGA的FIR数字滤波器的设计与实现
蒋小燕;孙晓薇;胡恒阳;钱显毅
【期刊名称】《常州工学院学报》
【年(卷),期】2011(024)002
【摘要】文章介绍了有限脉冲响应（FIR）数字滤波器的结构特点和基本原理，提出了一种基于FPGA的高效实现方案。

该方案用Matlab工具确定滤波器的系数，然后用VHDL语言实现了16阶常系数FIR滤波器，并用MAX＋plusII软件对滤波器进行了逻辑仿真，结果满足滤波器性能指标设计要求。

【总页数】4页(P13-15,45)
【作者】蒋小燕;孙晓薇;胡恒阳;钱显毅
【作者单位】常州工学院电子信息与电气工程学院,江苏常州213002;常州工学院电子信息与电气工程学院,江苏常州213002;常州工学院电子信息与电气工程学院,江苏常州213002;常州工学院电子信息与电气工程学院,江苏常州213002
【正文语种】中文
【中图分类】TN713.7
【相关文献】
1.基于FPGA的FIR数字滤波器的设计与实现 [J], 熊洁;黄蕾
2.基于FPGA的FIR数字滤波器设计与实现 [J],
3.基于FPGA的FIR数字滤波器的设计与实现 [J], 杨国庆
4.基于FPGA的FIR数字滤波器的设计与实现 [J], 陈昭明
5.基于FPGA的抗混叠FIR数字滤波器的设计与实现 [J], 金燕; 王明; 葛远香
因版权原因，仅展示原文概要，查看原文内容请购买。

基于分布式算法的FIR数字滤波器的FPGA实现
薛严冰;韩雪;邵远
【期刊名称】《大连交通大学学报》
【年(卷),期】2009(030)004
【摘要】根据基于查找表结构的分布式算法的基本原理,提出了基于分布式算法的有限脉冲响应数字滤波器(FIR)的实现方法.用FPGA设计并实现了一个32阶低通有限脉冲响应数字滤波器.利用有限脉冲响应数字滤波器线性相位的特性减小了电路规模,采用分割查找表的方法减小了存储空间,采用并行分布式算法结构和流水线技术提高了滤波器的速度.对滤波器性能进行了分析.
【总页数】4页(P84-87)
【作者】薛严冰;韩雪;邵远
【作者单位】大连交通大学,电气信息学院,辽宁,大连,116028;大连交通大学,电气信息学院,辽宁,大连,116028;大连交通大学,电气信息学院,辽宁,大连,116028
【正文语种】中文
【中图分类】TN713.7
【相关文献】
1.基于FPGA多级分布式算法的FIR数字滤波器的设计 [J], 戴敬;王超
2.基于分布式算法的FIR滤波器设计及FPGA实现 [J], 靳鹏
3.用FPGA实现基于分布式算法的IIR数字滤波器 [J], 史洪宇
4.FIR数字滤波器分布式算法的原理及FPGA实现 [J], 毕占坤;吴伶锡
5.基于MA型分布式算法的高阶FIR滤波器设计及其FPGA实现 [J], 李飞;曾以成;安超群;余云霞
因版权原因，仅展示原文概要，查看原文内容请购买。