实验4 触发器及其应用

触发器实验报告触发器实验报告引言：触发器是数字电路中一种重要的元件，它能够存储和处理信息。

在本次实验中，我们将学习并探索触发器的工作原理、应用以及相关的实验。

一、触发器的工作原理触发器是一种具有两个稳定状态的电子开关，它能够在特定的输入条件下切换状态。

触发器的工作原理基于存储元件的特性，通过输入信号的变化来触发状态的改变。

二、RS触发器实验RS触发器是最简单的一种触发器，它由两个交叉连接的反馈回路组成。

在本次实验中，我们将通过构建一个RS触发器电路来深入理解其工作原理。

1. 实验材料和仪器本次实验所需材料包括电路板、电源、电阻、开关、LED灯等。

仪器包括示波器、数字万用表等。

2. 实验步骤（1）按照电路图连接电路板上的元件，确保连接正确且紧固。

（2）接通电源，调整电压至合适范围。

（3）使用示波器和数字万用表测量电路的输入和输出信号。

（4）按下开关，观察LED灯的亮灭情况，并记录数据。

（5）根据实验数据分析触发器的工作状态和逻辑。

3. 实验结果与分析通过实验测量数据，我们可以观察到RS触发器在不同输入条件下的状态变化。

当输入为00或11时，触发器的状态保持不变；当输入为01或10时，触发器的状态发生改变。

这说明RS触发器能够存储信息，并且在特定输入条件下进行状态切换。

三、JK触发器实验JK触发器是一种基于RS触发器改进而来的触发器，它具有更多的功能和应用场景。

在本次实验中，我们将学习JK触发器的原理和特性。

1. 实验材料和仪器本次实验所需材料和仪器与RS触发器实验相同。

2. 实验步骤（1）按照电路图连接电路板上的元件，确保连接正确且紧固。

（2）接通电源，调整电压至合适范围。

（3）使用示波器和数字万用表测量电路的输入和输出信号。

（4）按下开关，观察LED灯的亮灭情况，并记录数据。

（5）根据实验数据分析JK触发器的工作状态和逻辑。

3. 实验结果与分析通过实验测量数据，我们可以观察到JK触发器在不同输入条件下的状态变化。

触发器实验报告一、实验目的本次实验的目的是理解触发器（Flip-Flop）的工作原理和应用，并通过实验验证其稳定性和可靠性。

二、实验原理触发器是一种通过外部信号控制内部状态的电路装置，常用于数字逻辑电路中。

通过输入的控制信号，触发器可以切换输出信号的状态。

常见的触发器有RS触发器、D触发器、JK触发器等。

其中，RS触发器通过两个控制输入S和R来控制输出状态，D触发器只有一个输入D，通过时钟信号来控制状态，JK触发器则同时具备RS和D触发器的功能。

在实验中，我们使用了RS触发器和JK触发器，并通过控制输入信号和时钟信号进行实验观察。

三、实验步骤1. 按照电路图连接电路，将电路连接好后进行电源连接。

2. 先测试RS触发器，调整S和R的状态，观察输出状态并记录。

3. 然后测试JK触发器，调整J和K的状态及时钟信号，观察输出状态并记录。

4. 对比两种触发器的输出状态，并分析其原因。

五、实验结果与分析通过实验观察，我们可以发现，RS触发器具有一定的稳定性，但在输入信号不清晰或时钟信号干扰的情况下会出现状态错乱的情况。

而JK触发器具有更高的可靠性，能够在各种输入信号和时钟信号的情况下稳定输出。

这是因为JK触发器具有更灵活的控制方式，能够通过J和K的状态同时控制输出状态，在使用时比RS触发器更加方便。

六、总结本次实验通过观察和分析不同类型的触发器，加深了我们对数字电路中触发器的理解和应用。

在实际应用中，应根据具体需求选择不同类型的触发器，并注意输入信号和时钟信号的干扰，保证电路的准确性和可靠性。

触发器的应用实验报告触发器的应用实验报告引言触发器是数字电路中常用的一种元件，它能够存储和控制电路中的信号。

触发器的应用十分广泛，从计算机内存到时序电路，都离不开触发器的支持。

本实验旨在通过实际操作，深入了解触发器的原理和应用。

实验目的1. 理解触发器的基本工作原理；2. 掌握触发器的常见类型及其应用；3. 通过实验验证触发器在时序电路中的重要性。

实验器材1. 数字逻辑实验箱；2. 74LS74触发器芯片；3. 电压源；4. 示波器；5. 连接线。

实验步骤1. 搭建基本的RS触发器电路。

将74LS74芯片插入实验箱，并按照芯片引脚的连接要求，将电源和示波器连接到相应的引脚上。

通过连接线，将RS触发器的输入端与输出端相连，形成反馈电路。

2. 测试RS触发器的工作原理。

调整电压源的输出电压，观察触发器的输出变化。

通过改变输入信号的状态，观察触发器的输出是否发生翻转。

记录实验结果。

3. 搭建D触发器电路。

将74LS74芯片重新插入实验箱，并按照芯片引脚的连接要求，将电源和示波器连接到相应的引脚上。

通过连接线，将D触发器的输入端与输出端相连，形成反馈电路。

4. 测试D触发器的工作原理。

调整电压源的输出电压，观察触发器的输出变化。

通过改变输入信号的状态，观察触发器的输出是否与输入信号同步。

记录实验结果。

实验结果与分析通过实验，我们观察到了RS触发器和D触发器的工作原理。

RS触发器的输出状态受到输入信号的控制，当输入信号为高电平时，输出为低电平；当输入信号为低电平时，输出为高电平。

而D触发器则将输入信号同步到输出信号上，实现了数据的存储和传输。

触发器的应用触发器在数字电路中有着广泛的应用。

以下是一些常见的应用场景：1. 时序电路触发器可以用于构建各种时序电路，如计数器、频率分频器等。

通过触发器的状态变化，可以实现对时钟信号的精确控制，从而实现特定的计时功能。

2. 存储器触发器可以用于构建存储器单元，如寄存器、RAM等。

触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。

通过实际操作和观察，掌握触发器的基本概念，熟悉其逻辑功能和时序特性，为后续更复杂的数字电路设计和分析打下坚实的基础。

二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片，包括 D 触发器、JK 触发器等三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。

当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。

其逻辑表达式为：Q(n+1) ＝ D 。

（二）JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。

当 J ＝ 1，K ＝ 0 时，触发器置 1；当 J ＝ 0，K ＝ 1 时，触发器置 0；当 J ＝ K ＝ 0 时，触发器保持原态；当 J ＝ K ＝ 1 时，触发器翻转。

其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q 。

四、实验内容与步骤（一）D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。

2、将 D 输入端分别接高电平和低电平，通过示波器观察时钟脉冲和输出端 Q 的波形，记录实验结果。

（二）JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。

2、分别设置 J、K 输入端的不同组合，观察并记录输出端 Q 的状态变化。

（三）触发器的级联1、将多个 D 触发器或 JK 触发器级联，形成移位寄存器。

2、输入串行数据，观察移位寄存器的输出结果。

五、实验数据与结果分析（一）D 触发器实验结果当 D 输入端接高电平时，在时钟脉冲上升沿，输出端 Q 变为高电平；当 D 输入端接低电平时，在时钟脉冲上升沿，输出端 Q 变为低电平。

这与 D 触发器的逻辑功能相符，验证了其正确性。

（二）JK 触发器实验结果在不同的 J、K 输入组合下，JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态，与理论预期完全一致。

实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。

二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。

3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。

4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。

其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。

有计数功能。

（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。

（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。

如图5.4所示。

CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。

四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。

五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。

实验四触发器及其应用实验四实验四实验目的1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。

2.熟悉各类触发器之间逻辑功能的相互转换方法。

3.了解触发器的应用。

实验四实验内容1.测试基本RS触发器的逻辑功能★选做2.测试双JK触发器74LS73逻辑功能3.测试双D触器74LS74的逻辑功能★选做4.触发器的转换①②将JK触发器加上门电路转化成D触发器。

将D触发器加上连接，构成T’触发器。

5.触发器的应用，利用74175的D触发器构成下面电路。

①竞赛抢答电路①移位寄存器实验四实验原理触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制信息存贮器件。

在外加信号的作用下，触发器可以从一个稳定状态转变为另一个稳定状态。

RS触发器：图6—1所示电路为由两个“与非”门交叉耦合而成的基本RS触发器，它是无触发器：触发器时钟控制低电平低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器低电平的最基本单元。

基本RS触发器也可以用两个“或非”门组成，它是高电平高电平直接触发的触高电平发器。

011100011置1保持置零保持实验四实验原理JK触发器：JK触发器：本实验采用74LS73型双JK触发器，其引脚排列如图6-3所示。

它是下降边沿触发器触发的边沿触发器，即在CP脉冲下降沿(“1→0”)触发翻转，有强迫置“0”功能R(RD),没有强迫置“1”的功能，在置D=1时，根据下表可以测试出其逻辑功能。

保持置1置0翻转翻转异步清零实验四实验原理D触发器：是另一种使用广泛的触发器，它的基本结构多为维持阻塞型。

D触发器触发器：触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为Qn+1=D本实验采用74LS74型双D触发器,是上升边沿触发的边沿触发器。

它采用维持阻塞结构，在CP脉冲上升沿(“0→1”)触发翻转。

触发器的次态Qn+1取决于CP脉冲的上升来到之前D的状态，但是S=0,R=1时强行置1,S=1,R=0时强行置0。

一、实验目的1. 理解和掌握触发器的基本原理和功能。

2. 熟悉基本RS、JK、D和T触发器的逻辑功能及其应用。

3. 学习触发器之间相互转换的方法。

4. 通过实验，加深对触发器在数字电路中的应用理解。

二、实验原理触发器是一种具有记忆功能的电子器件，它可以根据输入信号和时钟脉冲的变化，在两个稳定状态之间进行切换。

触发器在数字电路中有着广泛的应用，如计数器、寄存器、时序电路等。

触发器根据时钟脉冲的触发方式分为同步触发器和异步触发器。

同步触发器在时钟脉冲的上升沿或下降沿发生状态转换，而异步触发器则不受时钟脉冲的限制，可以在任何时刻发生状态转换。

三、实验仪器与设备1. 双踪示波器2. 数字万用表3. 数字电路实验箱4. 74LS00（二输入端四与非门）5. 74LS74（双D触发器）6. 74LS76（双J-K触发器）四、实验内容与步骤1. 基本RS触发器功能测试（1）搭建基本RS触发器电路，连接实验箱中的与非门。

（2）按照实验要求，在S、R端加信号，观察并记录触发器的Q、端状态。

（3）分析实验结果，总结RS触发器的逻辑功能。

2. JK触发器功能测试（1）搭建JK触发器电路，连接实验箱中的与非门。

（2）按照实验要求，在J、K端加信号，观察并记录触发器的Q、端状态。

（3）分析实验结果，总结JK触发器的逻辑功能。

3. D触发器功能测试（1）搭建D触发器电路，连接实验箱中的与非门。

（2）按照实验要求，在D端加信号，观察并记录触发器的Q、端状态。

（3）分析实验结果，总结D触发器的逻辑功能。

4. T触发器功能测试（1）搭建T触发器电路，连接实验箱中的与非门。

（2）按照实验要求，在T端加信号，观察并记录触发器的Q、端状态。

（3）分析实验结果，总结T触发器的逻辑功能。

5. 触发器之间相互转换（1）分析基本RS触发器与JK触发器之间的转换方法。

（2）分析基本RS触发器与D触发器之间的转换方法。

（3）分析基本RS触发器与T触发器之间的转换方法。

触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特性以及其在数字电路中的应用。

通过实际操作和观察，验证触发器的逻辑功能，提高对数字电路的理解和设计能力。

二、实验原理（一）触发器的定义和分类触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。

根据其逻辑功能的不同，可分为 RS 触发器、JK 触发器、D 触发器和 T 触发器等。

（二）RS 触发器RS 触发器是最简单的触发器类型，由两个与非门交叉连接而成。

它具有两个输入端：R（复位端）和 S（置位端）。

当 R 为 0 且 S 为 1 时，触发器被置位；当 R 为 1 且 S 为 0 时，触发器被复位；当 R 和 S都为 1 时，触发器状态保持不变；当 R 和 S 都为 0 时，触发器状态不定，这是不允许的输入情况。

（三）JK 触发器JK 触发器在 RS 触发器的基础上增加了两个输入端 J 和 K。

当 J 为1 且 K 为 0 时，触发器被置位；当 J 为 0 且 K 为 1 时，触发器被复位；当 J 和 K 都为 1 时，触发器状态翻转；当 J 和 K 都为 0 时，触发器状态保持不变。

（四）D 触发器D 触发器的输入端只有一个 D。

在时钟脉冲的上升沿，D 触发器将输入 D 的值存储到输出端 Q。

（五）T 触发器T 触发器只有一个输入端 T。

当 T 为 1 时，在时钟脉冲的作用下，触发器状态翻转；当 T 为 0 时，触发器状态保持不变。

三、实验设备与器材1、数字电路实验箱2、 74LS00（四 2 输入与非门）芯片3、 74LS74（双 D 触发器）芯片4、 74LS112（双 JK 触发器）芯片5、示波器6、直流电源7、逻辑电平测试笔8、连接导线若干四、实验内容及步骤（一）RS 触发器实验1、按照图 1 所示，在实验箱上使用 74LS00 芯片搭建 RS 触发器电路。

2、分别将 R 和 S 端接入逻辑电平测试笔，设置不同的输入组合（00、01、10、11），观察并记录输出端 Q 和 Q'的电平状态。

multisim实验四实验报告仲恺农业⼯程学院实验报告纸__⾃动化学院_（院、系）__⼯业⾃动化__专业__144_班_电⼦线路计算机仿真课程实验四：触发器及其应⽤仿真实验⼀、实验⽬的1.掌握集成JK触发器和D触发器的逻辑功能及其使⽤⽅法。

2.熟悉触发器之间相互转换的设计⽅法。

3.熟悉Multisim中逻辑分析仪的使⽤⽅法。

⼆、实验设备PC机、Multisim仿真软件。

三、实验内容1.双JK触发器74LS112逻辑功能测试（1）创建电路创建如下图所⽰电路，并设置电路参数。

图4-1 74LS112逻辑功能测试（2）仿真测试①J1和J5分别74LS112的异步复位端输⼊，J2和J4分别为J、K数据端输⼊，J3为时钟端输⼊，X1和X2指⽰74LS112的输出端Q和Q_的状态。

②异步置位和异步复位功能测试。

闭合仿真开关拨动J1为“0”、J5为“1”，其他开关⽆论为何值，则74LS112被异步置“1”，指⽰灯X1亮，X2灭。

理解异步置位的功能。

拨动J1为“1”、J5为“0”，其他开关⽆论为何值，则74LS112被异步清“0”，指⽰灯X1灭，X2灭，理解异步复位的功能。

③74LS112逻辑功能测试⾸先拨动J1和J5，设定触发器的初态。

接着，拨动J1和J5均为“1”，使74LS112处于触发器⼯作状态。

然后，拨动J2-J4，观察指⽰灯X1和X2亮灭的变化，尤其注意观察指⽰灯令亮灭变化发⽣的时刻，即J3由“1”到“0”变化的时刻，从⽽掌握下降沿触发的集成边沿JK触发器的逻辑功能。

如下图所⽰：图4-2 JK触发器逻辑功能测试设定触发器的初态为Q = 1。

将J2置1后，再将J3置1，可以观察到此时触发器状态并⽆改变。

将J3清0，观察到输出Q = 1。

同样的，将J2清0，同时将J4置1，在J3由1->0的时刻，可以观察到Q = 0。

2.JK触发器构成T触发器（1）创建电路创建如图所⽰电路，并设置电路参数。

图4-3 74LS112构成T触发器（2）仿真测试①闭合仿真开关。

触发器实验报告一、实验目的1.1 探索触发器的基本原理触发器，简单来说，就是一个能在特定条件下改变状态的电路。

它就像一扇门，只有当你用力去推的时候，才会打开。

我们的目标是搞清楚这些“门”是如何工作的。

1.2 理解触发器在电路中的应用触发器的应用范围可广泛了。

无论是数据存储，还是控制逻辑，触发器都扮演着关键角色。

它们就像是信息的守门员，决定了什么能进，什么得被拒绝。

二、实验设备2.1 实验工具这次实验，我们用的是基本的逻辑电路组件。

包括电源、开关、LED灯，还有万用表。

这些东西就像是我们的小工具箱，缺一不可。

2.2 触发器模块我们选择了D型触发器，因其结构简单，易于理解。

它的工作原理就像是一个小孩的玩具，按一下按钮就会亮灯，放开就灭。

我们把它接入电路，准备好迎接它的“表现”。

2.3 安全措施在进行实验之前，安全可不能马虎。

我们确保电源关闭，检查所有连接，确保一切正常。

毕竟，安全第一，任何小失误都可能引发“大麻烦”。

三、实验过程3.1 连接电路首先，我们根据电路图连接所有元件。

小心翼翼地将电缆接入D型触发器。

电缆像是我们的手，仔细地操控每一个连接。

看到电路成形，心中有种莫名的期待。

3.2 测试触发器一切准备好后，开启电源。

按下开关，LED灯瞬间亮起。

那一刻，仿佛看到了触发器在欢呼。

又按一下，灯灭了，状态变化真是瞬息万变。

就像生活，时刻都在变化，让人惊喜。

3.3 数据记录我们开始记录每次实验的结果。

数据像是我们收集到的“宝藏”，每一组数字都有它的故事。

这种追踪过程，就像是在解谜，寻找背后的秘密。

四、实验结果4.1 状态变化通过几轮实验，我们观察到触发器在不同输入条件下的状态变化。

每一次按下开关，触发器都准确无误地改变状态，表现得相当稳定。

这让我想起一句话：“坚持就是胜利”。

4.2 误差分析当然，实验中也不是没有波折。

偶尔会出现状态不一致的情况。

这就引发了我们的讨论，究竟是接线问题，还是外部干扰。

最终，我们发现是接触不良导致的，改正后，一切恢复正常。

触发器——实验报告本次实验主要针对的是数据库的触发器，触发器可以在数据库中对指定的事件进行响应，可以在事件发生前或发生后对相关的SQL语句进行处理，从而实现对数据的限制、约束等相关操作。

本次实验的目标是通过实例了解什么是触发器，如何创建触发器以及触发器的应用。

一、实验环境本次实验使用MySQL数据库作为实验环境。

二、实验步骤1. 创建数据库和表结构首先，需要创建一个新的数据库，并新建一张表来进行触发器的测试。

这里，我们创建一个名为“students”的数据库和“grades”表。

表结构如下：CREATE TABLE grades(id int(11) NOT NULL AUTO_INCREMENT,PRIMARY KEY (id)) ENGINE=InnoDB DEFAULT CHARSET=utf8 COLLATE=utf8_unicode_ci;2. 创建触发器接下来，我们要创建一个触发器来对数据进行限制。

比如，我们想对成绩的输入进行限制，限制只能输入0-100之间的分数。

创建触发器的语法如下：CREATE TRIGGER trigger_name{BEFORE | AFTER} {INSERT | UPDATE | DELETE} ON table_nameFOR EACH ROWBEGIN-- 触发器的处理END;以上语法中，trigger_name是触发器的名称，table_name是触发器所作用的表名，BEFORE或AFTER关键字表明触发器是在事件发生前还是发生后进行处理的，在本次实验中，我们使用BEFORE关键字，表示在事件发生前进行处理。

触发器可以应用在INSERT、UPDATE、DELETE事件上，我们用INSERT事件做例子，表示在插入数据之前实现相应的数据限制。

触发器中的处理代码可以是任何合法的SQL语句，其中可以使用NEW和OLD关键字来引用触发器作用的记录，NEW表示要插入或者修改的记录，OLD表示删除的记录。

触发器实验报告触发器实验报告引言触发器是数字电路中常用的组合逻辑电路，用于储存和记忆数据，并实现时序逻辑功能。

本实验通过实验板上的电路元件和电路模块，设计和配置不同类型的触发器电路，实现相应的功能，并加深对触发器的原理和应用的理解。

一、实验目的1. 理解触发器的工作原理；2. 掌握触发器的设计和配置方法；3. 掌握触发器的应用技巧。

二、实验仪器和器件1. 实验板：包括触发器模块、电源插座和数字电路板；2. 电源线；3. 按钮开关；4. LED灯；5. 连线。

三、实验内容与步骤1. J-K触发器的设计和配置（1）将J-K触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与J-K触发器连接，并根据需要配置J、K输入信号和时钟信号；（3）通过实验配置J-K触发器，并观察LED灯的亮灭情况。

2. D触发器的设计和配置（1）将D触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与D触发器连接，并根据需要配置D输入信号和时钟信号；（3）通过实验配置D触发器，并观察LED灯的亮灭情况。

3. T触发器的设计和配置（1）将T触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与T触发器连接，并根据需要配置T输入信号和时钟信号；（3）通过实验配置T触发器，并观察LED灯的亮灭情况。

四、实验结果与分析本次实验中，我成功设计和配置了J-K触发器、D触发器和T触发器电路，并通过实验得到了相应的结果。

在配置J-K触发器时，当J=1、K=1并且时钟信号上升沿到来时，LED灯亮起；当J=0、K=1并且时钟信号上升沿到来时，LED灯熄灭。

在配置D触发器时，当D=1并且时钟信号上升沿到来时，LED灯亮起；当D=0并且时钟信号上升沿到来时，LED灯熄灭。

在配置T触发器时，当T=1并且时钟信号上升沿到来时，LED灯状态取反；当T=0并且时钟信号上升沿到来时，LED灯保持原状态不变。

五、实验总结通过本次实验，我进一步掌握了触发器的原理和应用方法。

实验名称：触发器的功能测试及其应用
一、实验目的：
1 熟悉J-K触发器和D触发器的逻辑功能。

2 熟悉触发器的应用。

二、实验内容：
1.测试JK触发器逻辑功能：74LS112是双J-K触发器，利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS112上一个J-K触发器的逻辑功能。

自拟实验表格，记录实验结果（预习时查出74LS112的内部结构及管脚分配）
2.测试D触发器逻辑功能：74LS74是双D触发器，利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS74上一个D触发器的逻辑功能。

自拟实验表格，记录实验结果（预习时查出74LS74的内部结构及管脚分配）
3.用D触发器和74LS138译码器实现彩灯循环电路。

要求8只彩灯，7亮一暗，且这一暗灯可以循环移动（预习时画出电路原理图）
三、实验步骤：
（学生根据自己实验情况简要总结步骤和内容。

）
四、实验总结
（学生根据自己实验情况，简要总结实验中遇到的问题及其解决办法）。

实验四触发器及其应用 The following text is amended on 12 November 2020.实验四触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1.基本RS触发器图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称S 为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S ＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生。

基本RS触发器。

也可以用两个“或非门”组成，此时为高电平触发有效。

触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图4-2所示。

JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

图4－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4－2表4－2注：×—任意态↓—高到低电平跳变↑—低到高电平跳变Q n（Q n）—现态 Q n+1（Q n+1 ）—次态φ—不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。

实验三触发器及其应用一、实验目的1、熟悉基本RS触发器、D触发器的功能测试。

2、了解触发器的触发方式及出发特点。

3、熟悉触发器的实际应用。

二、实验设备数字电路实验箱、数字双踪示波器、74LS00、74LS74。

三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成时序电路的最基本逻辑单元。

也是数字逻辑电路中一种重要的单元电路。

触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

按其功能可分为RS触发器、JK触发器、D触发器、T和T'触发器。

触发方式有电平触发和边沿触发两种。

1、基本RS触发器是最基本的触发器。

如图所示由二个与非门交叉耦合构成。

具有置“0”、置“1”和“保持”三种功能。

2、D触发器在时钟脉冲CP的前沿（正跳变0 1）发生翻转，具有置0、置1两种功能。

D触发器应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。

四、实验内容1、设计水泵开关要求水位上到B水泵关闭，水位下降到A水泵开启。

（74LS00）设A（B）为0表示水位低于A（B），A（B）为1时水位高于A （B）。

据此可列出真值表：A B RD SD Q0 0 1 0 11 0 1 1 保持1 1 0 1 0RD = B SD = A实现该逻辑功能的电路图如下：2、设计智力竞赛中二人抢答装置，要求先抢答者按下开关同时封锁后抢答者的开关控制，最后由主持人清除灯光显示。

利用74LS00和74LS74实现该设计：3、实现二分频电路二分频波形：。

实验四触发器及其应用一、实验目的：1、掌握基本RS,JK,D和T触发器的逻辑功能。

2、掌握集成触发器的逻辑功能及使用方法。

3、熟悉触发器之间相互转化的方法。

二、实验原理：１、基本RS触发器:图3—1为两个与非门交叉耦合构成的基本RS触发器,表3—1为其功能表。

表3—1图3—1 基本RS触发器2、JK触发器JK触发器是下降边沿触发的边沿触发器, 图3—2为74LS112双JK触发器引脚排列,JKQ n +K Q n触发器的状态方程Q n+1=JJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，Q=1的状态定位触发器“0”状组成“与”关系。

Q与Q为两个互补输出端。

通常把Q=0、Q=0定为“1”状态。

态；而把Q=1、JK触发器常被用作缓冲存储器，以为寄存器和计数器。

下降沿触发器的功能入表3—2表3-2 74LS112功能表图3—2 74LS112双JK触发器引脚排列注：↓高到低电平跳变，↑高到低电平跳变，×—任意态Q n（Q n）—现Q n+1）—次态，Φ—不定态.态， Q n+1（3、D触发器D触发器为上升沿触发的边沿触发器。

图3－3为双D74LS74的引脚排列，D触发器的状态方程 Q n+1=D ,D触发器常被用作数字信号的寄存，移位寄存，分频和波形发生等。

表３－３７４ＬＳ７４功能表4、触发器之间的相互转换（１）JK触发器转换成T触发器和T＇触发器将JK触发器的J、K两端连在一起，并认为它为T端，就得到所需的T触发器。

如图3-4(a)所示，触发器的功能如表4-4。

Q n+T· Q nT触发器状态方程：Q n+1=T·有功能表可知，当T=0时，时钟脉冲作用后，其状态保持不变；当T=1时，时钟脉冲后，触发器状态翻转。

所以，若将T触发器的T端置“1”则得到T‘触发器，如图3-4（b）所示。

触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为翻转触发器，广泛用于计数电路中。

EDA 实验报告实验目的：1.触发器的工作原理。

2.基本时序电路的VHDL 代码编写。

3.按键消抖电路应用。

4.定制LPM 原件。

5.VHDL 语言中元件例化的使用。

6.移位寄存器的工作原理及应用。

实验要求：1.运用LPM 原件定制DFF 触发器，并调用LPM 定制的DFF 触发器，用VHDL 语言的元件例化实现消抖电路并了解其工作原理。

2. 移位寄存器是用来寄存二进制数字信息且能进行信息移位的时序逻辑电路。

根据移位寄存器存取信息的方式不同可分为串入串出、串入并出、并入串出、并入并出4种形式，并通过数码管显示出来。

实验原理：1.消抖电路由于一般的脉冲按键与电平按键采用机械开关结构，其核心部件为弹性金属簧片。

按键信号在开关拨片与触点接触后经多次弹跳才会稳定。

本实验采用消抖电路消除抖动以获得一个稳定的电平信号。

2.移位寄存器移位寄存器具有左移、右移、并行输入数据、保持及异步清零5种功能。

其中A 、B 、C 、D 为并行输入端，A Q 、B Q 、C Q 、D Q 为并行输出端；SRSI 为右移串行输入端，SLSI 为左移串行输入端；S1、S0为模式控制端；CLRN 为异步清零端；CLK 为时钟脉冲输入端。

实验具体步骤：1.消抖电路(1).用lpm 定制DFF<1>.设置lpm_ff 选择Installed Plug-Ins →Storage →lpm_ff 项；<2>.设置输入data 为1位，clock 为时钟信号，类型为D 型；<3>.添加异步清零和异步置1；其VHDL 语言为：LIBRARY ieee;USE ieee.std_logic_1164.all;LIBRARY lpm;USE lpm.all;ENTITY mydff ISPORT(clock : IN STD_LOGIC ;data : IN STD_LOGIC ;q : OUT STD_LOGIC);END mydff;ARCHITECTURE SYN OF mydff ISSIGNAL sub_wire0 : STD_LOGIC_VECTOR (0 DOWNTO 0);SIGNAL sub_wire1 : STD_LOGIC ;SIGNAL sub_wire2 : STD_LOGIC ;SIGNAL sub_wire3 : STD_LOGIC_VECTOR (0 DOWNTO 0);COMPONENT lpm_ffGENERIC (lpm_fftype : STRING;lpm_type : STRING;lpm_width : NA TURAL);PORT (clock : IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR (0 DOWNTO 0);data : IN STD_LOGIC_VECTOR (0 DOWNTO 0) );END COMPONENT;BEGINsub_wire1 <= sub_wire0(0);q <= sub_wire1;sub_wire2 <= data;sub_wire3(0) <= sub_wire2;lpm_ff_component : lpm_ffGENERIC MAP (lpm_fftype => "DFF",lpm_type => "LPM_FF",lpm_width => 1)PORT MAP (clock => clock,data => sub_wire3,q => sub_wire0);END SYN;(2).VHDL结构式描述顶层--Top level entity xiaodoulibrary ieee;use ieee.std_logic_1164.all;entity xiaodou isport( d_in,clk:in std_logic;clk_out:out std_logic);end xiaodou;architecture xiaodou_arch of xiaodou is component mydff is --元件例化PORT(clock : IN STD_LOGIC ;data : IN STD_LOGIC ;q : OUT STD_LOGIC);END component;signal x,y:std_logic;begindff1:mydff port map(clock=>clk,data=>d_in,q=>x); dff2:mydff port map(clk,x,y);clk_out<=x and (not y);end xiaodou_arch;(3).功能仿真波形：2.移位寄存器(1).74194功能验证电路(2).74194功能仿真结果仿真分析：clrn=1，clk上升时，s为11，移位寄存器并行置数，此时abcd=1010，q_abcd=1010；clrn=0，移位寄存器进行清零，此时有q_abcd=0000；clrn=1，clk上升时，s为01，sl_sr为01，移位寄存器串行右移补1，输出q_abcd=1000；clrn=1，clk上升时，s为01，sl_sr为10，移位寄存器串行右移补0，输出q_abcd=0100；clrn=1，clk上升时，s为10，sl_sr为10，移位寄存器串行左移补1，输出q_abcd=1001；clrn=1，clk上升时，s为10，sl_sr为01，移位寄存器串行左移补0，输出q_abcd=0010。

实验四项目名称：触发器及其应用一、实验目的1、了解基本RS、JK和D触发器的逻辑功能2、了解时钟对触发器的触发作用3、能用触发器设计基本的时序逻辑电路二、实验设备1、数字电路实验箱2、74LS112 74LS00 74LS74三、实验内容及步骤1、测试基本RS触发器的逻辑功能本实验是选取74LS00芯片（引脚如图4-7所示）中两个与非门交叉耦合而成，如图4-8所示。

根据图4-8连线，d S、d R端分别接在实验箱上的逻辑电平选择开关上，输出Q和Q分别接在实验箱上的LED电平指示上。

按表4-5选择输入状态，测试并记录结果。

图4-7 74LS00引脚图图4-8 基本RS触发器表4－5d S d R Q Q011110112、JK触发器(1) 测试置位端S D和复位端R D 的功能按表4-6，将74LS112芯片（引脚如图4-9所示）的R D、S D、J、K端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲下降沿触发输出端，Q、Q端分别接至实验箱的LED电平指示上。

根据表4-6，确定R D，S D、J、K端状态，按下单脉冲触发按钮，测试并记录实验结果（表中“×”表示无关项，即可置于任意状态）。

图4-9 74LS112引脚图表4-6(2) 测试JK触发器的逻辑功能按表4－7，测试JK触发器的逻辑功能。

将CP接单脉冲下降沿触发输出端，J、K、R D、S D端分别接逻辑电平选择开关，Q端接在实验箱的LED电平指示上。

利用置位端S D和复位端R D的功能，根据表4-6预置现态Q n ,然后R D 、S D 端同时置“1”，J 、K 状态按表4-7设定。

按下单脉冲触发按钮，测试并记录结果。

表4-73、D 触发器(1) 测试置位端S D 、复位端R D 的功能。

将74LS74芯片（引脚如图4-10所示）的D 、S D 、R D 端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲上升沿触发端输出端，Q 、Q 分别接在实验箱的LED 电平指示上。