当前位置：文档之家 › 数据选择器与数据分配器.

数据选择器与数据分配器.

  • 格式：doc
  • 大小：96.50 KB
  • 文档页数：8

下载文档原格式

  / 8

合集下载

第十八讲 数据选择器与分配器

第十八讲 数据选择器与分配器

组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7

8数据选择器和数据分配器

8数据选择器和数据分配器

数字电路-08数据选择器和数据分配器应用实验一． 实验目的1. 了解变量译码器和数据选择器的逻辑功能和具体应用。

2. 熟悉中规模组合逻辑器件功能的测试和设计方法。

二． 实验原理（1）变量译码器变量译码器有n 个输入，2n个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。

中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。

变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。

74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：Y ——0 =01A A S ⋅⋅、Y ——1 = 01A A S ⋅⋅、Y ——2 =01A A S ⋅⋅、Y ——3 = 01A A S ⋅⋅显然，当使能S —-为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入变量A ，B ，则Y ——i 代表了A ，B 构成的最小项m i 的反函数（最大项）。

所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。

同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。

如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。

被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输出端Y ——i 。

比如A1A0为“11”时， D i 信号被分配到Y ——3，此时Y ——0～Y ——2输出均为高电平。

（a ） （b ） （c ）图8-1 器件引脚排列（2）数据选择器数据选择器有n 位控制信号，2n 个数据输入。

每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。

数电入门组合逻辑电路

数电入门组合逻辑电路

加法器（Adder）*
• 上次我们自己搭了一个“半加器”，而实 际应用的都是全加器，但多位连接方式不 同：
• “串行加法器”：结构简单，延时严重；
• “超前进位加法器”：结构复杂，运算速 度快，常用的有一款74LS283。
• 组合逻辑电路概述 • 数据选择器和数据分配器* • 加法器* • 编码器和译码器 • 结识七段数码管 • 小实验：编码-译码-显示
结识七段数码管
• 数码管大家应该不陌生，它的原理也很简 单，仅仅是由七段长条形的发光二极管拼 成“8”字形，外加上小数点，可以显示数字 和个别字母。
• 二极管公共端为负极：“共阴”数码管， 输入为正逻辑；反之为“共阳”数码管， 负逻辑。
g f GNDa b a
a
b
c
f
Hale Waihona Puke bgde
c
e
d ·dp
f g
编码器（Encoder）
• 普通编码器：任何时刻只允许输入一个编 码信号，否则输出将发生混乱。
• 优先编码器：允许同时输入两个以上的编 码信号，在设计的优先编码器的时候已经 将所有的输入信号按优先顺序排了队，当 几个输入信号同时出现时，只对其中优先 权最高的一个进行编码。例：74LS148。
74LS14 8
• 验证74LS48的功能：D--A接到8个逻辑电平 开关上，输出与共阴极数码管的a--g相连。 观察不同输入时数码管的显示。另外，验证 各附加控制端的功能。
• 也可以自己想办法让数码管显示其他字符！
• 将74LS148和74LS48通过非门相连，构成编 码—译码—显示电路。其中，非门可选用 74LS00。
小实验：编码-译码-显示
• 每人拿到74148、7448、7400、数码管各 一……一会自己有好点子可以多要几 片……

数据选择器与数据分配器

数据选择器与数据分配器
D0 0、D1 1、D2 1、D3 0 D4 0、D5 0、D6 1、D7 1
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表

数据选择和分配器

数据选择和分配器

S1 — 数据输入（D）
Y 0 ~ Y 7 — 数据输出（ D）
S2 、S3 — 使能控制端
S2 S3 0时, 实现数据分配器的功能 。
S3 — 数据输入（D） Y 0 ~ Y 7 — 数据输出（ D） S1 、S2 — 使能控制端 S1 1 , S 2 0时 , 实现数据分配器的功能 。
四、用数据选择器实现组合逻辑函数
1ST = 1 时，禁止数据
0 0
00××× 00×××
0 1
0 1
1D0
选择器工作，输出 1Y = 0。
0 0
01×× 01××
0 1
× ×
0 1
1D1
1ST = 0 时，数据选择 器工作。输出哪一路数据 由地址码 A1 A0 决定。
0 1 0 × 0 × ×0 0 1 0 × 1 × × 1 1D2 0 1 1 0 × × ×0 0 1 1 1 × × × 1 1D3
数据输出
数据
输入 D
1 路-4 路 数据分配器
选择控制
A1 A0
真
A1 A0 Y0 Y1 Y2 Y3
0 0 D0 0 0
值 0 1 0 D0 0
表 1 0 0 0D 0
1 1 0 0 0D
Y0 D A1 A0
函
Y1 D A1 A0
数
Y2 D A1 A0 Y3 D A1 A0
式
Y0 Y1 Y2 Y3
1 C1
1 D2 D3
令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1
（4）画连线图(略)
用数据选择器实现函数 Z m 3,4,5,6,7,8,9,10,12,14
[解] (1) n = k-1 = 4-1 = 3 用 8 选 1 数据选择器 74LS151

数据选择器和数据分配器

数据选择器和数据分配器

集成数据选择器的规格、品种较多，因此，重要的是要能够看懂真值表，理 解其逻辑功能。
集成数据选择器的芯片种类很多，常用的有2选1，如CT54157、CT54158；4 选1，如CT54LS153、CT54LS353；8选1，如CT74151、CT74LS251。16选1，如 CT54150等。CT74LS251的引脚排列如图（a）所示，逻辑符号如图（b）所示。
（a）引脚排列
（b）逻辑符号
CT74LS251的引脚排列和逻辑符号
如果现有的集成数据选择器通道不够，则可利用多片级联来进行扩展。例如， 用一片CT74LS251（8选1数据选择器）做低位芯片，用另一片CT74LS251做高位芯 片，要使16个通道的数据选1输出，必须有四个地址输入端A、B、C、D，将A端与 高位芯片的 相连，并经过非门与低位芯片的 相连，如下图所示。
3）根据最小项表达式将数据输入端做如下赋值：
D0 D1 D3 D5 D6 D7 1
画出函数的逻辑图，如下图所示。
D2 D4 0
例7.5的逻辑图
本例函数Y m(0,1,3,5,6,7,) 也可以用4选1芯片来实现，如CT74153，
逻辑图如下图所示。选择 、 作为地址输入，即用两变量 、 组成最小项，用第 3个变量作为数据输入，即可实现该函数。
用74LS251实现16选1数据选择器
当A=1时，低位芯片工作，高位芯片处于禁止状态。根据 的地址输入信 号，输出低八路数据 中的一路。
当 时，高位芯片工作，低位芯片处于禁止状态。根据 的地址输入信号， 输出高八路数据 中的一路。
该电路具有16选1数据选择器的功能。
用数据选择器可以实现组合逻辑函数，其方法如下。 1）将给定的函数转化为最小表达式。 2）以最小项因子做数据选择器的输入地址。 3）将函数式中已存在的最小项mi相对应的数据输入端Di赋值为1，将函数 式中不存在的最小项相对应的数据输入端赋值为0。

实验7数据选择与数据分配

实验七 数据选择与数据分配一、实验目的1． 掌握数据选择器和分配器的功能及使用方法。

2． 利用数据选择器和分配器构成功能电路。

二、实验仪器及材料1．数字实验箱 一台2．器件： 74LS151 一片 74LS138 一片 74LS00 一片 三、实验原理假如有多路信息需要通过一条线路传输或多路信息需要逐个处理，这时就要有一个电路，它能选择某个信息而排斥其它信息，这就称作数据选择。

反之，把一路信息逐个安排到各输出端去，叫做数据分配。

1、数据选择器能够实现从多路数据中选择一路进行传输的电路称为数据选择器，或称为多路开关。

74LS153是双四选一数据选择器。

Y 为输出端， A1、A0为地址输入端。

D0. D1. D2. D3为数据输入端。

通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y 。

输出逻辑式可写成：此目的，必须由8个选择变量进行控制，A 0A 1A 2即为选择输入端，D 0~D 7为8个数据输入端，Y 为输出端，8选1数据选择器逻辑图及功能表下表。

提问：根据功能表，写出74LS151的输出逻辑函数式Y=E为使能端，又称选通端，只有0=E 时，才允许有数据输出，否则输出始终为0。

利用使能端可以实现多块选择器的扩展功能。

2、数据分配器在数据传输过程中，有时需要将某一路数据分配到多路装置中去，能够完成这种功能的电路称为数据分配器。

数据分配器与数据选择器功能相反，它是将一路输入数据送到地址选择信号指定的输出。

数据选择器可以看成是译码器的特殊应用。

带有使能端的译码器都具有数据分配器的功能。

3-8线译码器作为8路分配器，使能端作为数据线。

如输入为D，地址信号为A、 B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6 、F7。

提问：根据功能描述，写出74LS138的输出逻辑函数式Y=提问：使能端作数据输入，就138而言，可以怎样设置？3、数据选择与分配在实际使用时，数据选择器和分配器的配合使用，可以构成一个典型的串行数据传送总线系统。

东师《数字电路与数字逻辑16秋在线作业2

东师《数字电路与数字逻辑16秋在线作业2东北师范⼤学东师数字电路与数字逻辑16秋在线作业2⼀、单选题（共10 道试题，共30 分。

）1. 同步时序电路和异步时序电路⽐较,其差异在于后者()A. 没有触发器B. .没有统⼀的时钟脉冲控制C. 没有稳定状态D. 输出只与内部状态有关正确答案：2. 在布尔逻辑中，每个逻辑变量的取值只有（）种可能。

A. 1B. 2C. 3D. 4正确答案：3. GAL的中⽂全称是（）A. 通⽤阵列逻辑B. 现场可编程门阵列C. 可编程逻辑阵列D. 可编程阵列逻辑正确答案：4. ⼀位8421BCD码计数器⾄少需要()个触发器A. 3B. 4C. 5D. 10正确答案：5. 2421码110010111110转换为⼗进制数是：()A. 26.48B. 23.84C. 65.286. 寄存器是⽤来暂存数据的()部件。

A. 物理B. 物理和逻辑C. 逻辑正确答案：7. 随机存储器具有（）功能A. 读/写B. ⽆读/写C. 只读D. 只写正确答案：8. 随机存储器具有（）功能A. 读/写B. ⽆读/写C. 只读D. 只写正确答案：9. 在使⽤多⽚DAC0832 进⾏D/A 转换，并分别输⼊数据的应⽤中，它的两极数据锁存结构可以（）A. 保证各模拟电压能同时输出B. 提⾼D/A转换速度C. 提⾼D/A 转换速度D. 增加可靠性正确答案：10. 触发器可以记忆（）位⼆值信号。

A. 1B. 2C. 4D. 8正确答案：数字电路与数字逻辑16秋在线作业2⼆、多选题（共10 道试题，共30 分。

）B. 画出表⽰该逻辑式的卡诺图C. 找出可以合并的最⼩项D. 选取化简后的乘积项。

正确答案：2. ROM的⼀般结构由哪⼏部分组成（）A. 地址译码器B. 指令译码器C. 存储矩阵D. 读出电路正确答案：3. 进程语句的组成部分有（）A. 敏感表B. 进程C. 结束D. 实体正确答案：4. PLS2000与3000系列中基本逻辑单元与PLS1000系列不同之处是（）A. 全局时钟结构B. I/O单元C. 输出使能结构D. 输出布线池结构正确答案：5. 为了消除电平异步时序电路中反馈回路间的临界竞争，状态编码时通常采⽤( )的⽅法。

数电第4章-(3)


1EN 1D 0 1D 1 1D 2 1Y 1D 3 2D 0 74153 2D 1 2Y 2D 2 2D 3 2EN A 1 A 0
图 4.2.21 74153的简化逻辑符号 的简化逻辑符号
2. 八选一数据选择器
EN A0 A1 A2 D0 D 1 74151 Y D2 D3 D4 D5 D6 D7
A2
D0 D1 D2 D3 D4 D5 D6 D7
A1
A0
Y D0～D3 D4～D7
0 1
00 ～ 11 00 ～ 11
1
Y
1
A2
A 1 A0
四选一扩展为八选一MUX 图 4.2.23 ( a ) 四选一扩展为八选一
数选器74LS151扩展成一个 选1数据选择器。 扩展成一个32选 数据选择器 数据选择器。 例：试将8选1数选器 试将 选 数选器 扩展成一个
输出 Y 0 D0 D1 D2 D3
使能 输入 EN 0 0 0 0
输 入 A2 1 1 1 1 A1 0 0 1 1 A0 0 1 0 1
输出 Y D4 D5 D6 D7
八选一MUX的卡诺图 八选一
A1A0 00 01 11 10 A2 0 D0 D1 D3 D2 八选一MUX的逻辑表达式 八选一 1 D4 D5 D7 D6 EN = 1, Y = 0 ; 图4.2.24 ( a ) EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3
C B A
1 D D D 1
D
1
图 4.2.28 ( c )

CH34数据选择器和分配器


S1
0 1
0 1
1/2 74LS139
0 1 A2 A1 A0 0∼7
0 1
74LS139 双 2 线 - 4 线译码器
S A4 A3 1 1 1 0 1 0 1 0
3. 4. 2 数据分配器 一、1 路- 4 路数据分配器
数据 输入
第三章 组合逻辑电路 数据输出
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
二、集成数据选择器 集成双4 集成双4选1数据选择器74LS153 数据选择器74LS153
第三章 组合逻辑电路
Y = D0 A A0 + D A A0 + D2 A A0 +D3 A A0 1 1 1 1 1
第三章 组合逻辑电路
例
将四选一数据选择器扩为八选一数据选择器。 将四选一数据选择器扩为八选一数据选择器。
Y0 Y1 Y2 Y3
= D⋅ A1 A0 ⋅ = D⋅ A1 A ⋅ 0 = D⋅ A A0 ⋅ 1 = D⋅ A A ⋅ 1 0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A A Y0 Y1 Y2 Y3 1 0
0 0 1 1 D
&
1
1
逻辑图
A1
A1
第三章 组合逻辑电路
用74LS138组成八路分配器 组成八路分配器
第三章 组合逻辑电路
(2) 不 用 使 能 端 进 行 扩 展。
第三章 组合逻辑电路
四片 8 选 1（74151） （ ）
32 选 1 数据选择器
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4源自、D3、D
2
、D
1
、D
为数据输入端,A
2
、A
1
、A
为地址信
号输入端。Y和为互补输出端,ST为使能端,又称选通端,输入低电平有效。
2.数据选择器CT74LS151的真值表
3.输出逻辑函数:
?ST=1 , ??Y=0 , ??????????.
?ST=0 , ???????,??Y= (A 2A 1A 0D 0 +A 2A 1A 0D 1 +A 2A 1A 0D 2 +A 2A 1A 0D 3 +A 2A 1A 0D 4 +A 2A 1A 0D 5
输入变量:被加数A i ,加数B i ,来自低位的进位数C i-1输出逻辑函数:本位和S i ,向相邻高位的进位数为C i其真值表如下所示。
⎪
⎪
⎩⎪
⎪⎨⎧++=+++=+++=----------i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i B A C B A C B A C B A C B A C B A C B A C C B A C B A C B A C B A S 1111111111⎪⎩⎪⎨⎧+++=+++=3
2、D1、D0为数据输入端,A1、A0为地址信号输入端,Y为数据输出端,ST为使能端,又称选通端,输入低电平有效。
2、真值表:4选取1数据选择器的真值表。
3.由真值表可写出输出逻辑函数式
(二8选1数据选择器
MSI器件TTL 8:选1数据选择器CT74LS151
1.逻辑功能示意图:D
7、D
6
、D
5
、D
012010010013
0120110100121D A A D A A D A A D A A Y D A A D A A D A A D A A Y
C i
C i-1
C i-1(2写出输出逻辑函数表达式:
(3写出数据选择器的输出逻辑函数.CC14539的输出逻辑函数式为
(4将全加器的输出逻辑函数式和数据选择器的输出逻辑函数式进行比较。设
+A 2A 1A 0D 6 + A 2A 1A 0D 7 ST
Y= A 2A 1A 0D 0 +A 2A 1A 0D 1 +A 2A 1A 0D 2 +A 2A 1A 0D 3 +A 2A 1A 0D 4
+A 2A 1A 0D 5 +A 2A 1A 0D 6 + A 2A 1A 0D 7
(三用数据选择器实现组合逻辑函数
实现原理:数据选择器是一个逻辑函数的最小项输出器:
而任何一个n位变量的逻辑函数都可变换为最小项之和的标准式
,
Ki的取值为0或1,所以,用数据选择器可很方便地实现逻辑函数。例1:试用数据选择器实现逻辑函数Y =AB +AC +BC。
解: (1选用数据选择器。由于逻辑函数Y中有A、B、C三个变量,所以,可选用8选1数据选择器,现选用CT74LS151。
3.3.2数据分配器数据分配是数据选择的逆过程。根据地址信号的要求，将一路数据分配到指定输出通道上去的电路，称为数据分配器。3线—8线MSI译码器的逻辑功能？如将译码器的使能端作为数据输入端，二进制代码输入端作为地址信号输入端使用时，则译码器便成为一个数据分配器。3线一8线译码器CT74LS138构成的8路数据分配器。作业：1，2 6
Si =1Y、Ai =A 1、Bi =A 0时,则
C i-1 = 1
D 0 = 1D 3C i-1 = 1D 1 = 1D 2
设C i = 2Y ,A i = A 1 , B i = A 0时,则
C i-1 = 2
D 1 = 2D 22D 0 = 02D 3 = 1
(5画连线图11-3。
由上题可知,当逻辑函数的变量数多于数据选择器的输入地址码A 1、A 0时,则D 3~D 0可视为是第三个(输入变量,用以表示逻辑函数中被分离出来的变量。
而多路数据分配器的功能正好和数据选择器的相反,它是根据地址码的不同,将一路数据分配到相应的一个输出端上输出。
根据地址码的要求,从多路输入信号中选择其中一路输出的电路,称为数据选择器。其功能相当于一个受控波段开关。多路输入信号:N个。输出:1个。地址码:n位。应满足2n≥N。
(一、4选1数据选择器
1、逻辑电路:D3、D
3.3数据选择器与数据分配器
本次重点内容:
1、数据选择器的电路原理与功能。
2、用数据选择器实现函数。
3、数字分配器的电路和功能
教学过程
3.3.1数据选择器
在多路数据传输过程中,经常需要将其中一路信号挑选出来进行传输,这就需要用到数据选择器。
在数据选择器中,通常用地址输入信号来完成挑选数据的任务。如一个4选1的数据选择器,应有两个地址输入端,它共有22=4种不同的组合,每一种组合可选择对应的一路输入数据输出。同理,对一个8选1的数据选择器,应有3个地址输入端。其余类推。
D 0=0, D 1=C D 2=C, D 3=1,
(4画连线图。根据上式可画出图11-2所示的连线图。
当逻辑函数的变量个数多于数据选择器的地址输入变量的个数时,应分离出多余的变量,将余下的变量分别有序地加到数据选择器的地址输入端上。例2用双4选1数据选择器CC14539和非门构成一位全加器。解:(1设定变量,列真值表。设二进制数在第i位相加
(2写出逻辑函数的标准与一或表达式。逻辑函数Y的标准与一或表达式为
Y=AB+AC+BC
写出最小项的表达式为:
写出4选1数据选择器的输出表达式Y ˊ为:
Y Y
Y ´=301201101001D D D D A A +A A +A A +A A
(3比较Y和Y ′两式中最小项的对应关系。设Y =Y ′,A =A 1 ,B =A 0 , Y ′式中包含Y式中的最小项时,数据取1,不包含Y式中的最小项时,数据取0,得