当前位置：文档之家 › 3 门电路

3 门电路

  • 格式：pdf
  • 大小：1.62 MB
  • 文档页数：54

箝位于 有 多发射极三极管
全为
每一个发射极能各自独立形成正向偏置的发射结，并 可使三极管进入放大或饱和区。
Digital Electronics Technology 2012-3-20
3.5 TTL门电路
（2）集电极开路门（OC门） 电路结构与逻辑符号
集电极 开路
5
A B
F
Digital Electronics Technology
3.5 TTL门电路
1.0V
1.0V
4
截 高
5
EN’
截 0 导
1
当EN’ = 1时，门电路输出端处于高阻状态。
Digital Electronics Technology 2012-3-20
3.5 TTL门电路
EN’ 低电平有效 控制端低电平有效的三态
用“▽”表 示输出为 三态。
高电平有效 控制端高电平有效的三态
近似认为: VBE < VON，iB = 0； VBE ≥ VON，iB 的大小由外电路电压，电阻决定。
Digital Electronics Technology 2012-3-20
3.5 TTL门电路
1. 双极性三极管（BJT, Bipolar Junction Transistor） 的开关特性（静态）
Digital Electronics Technology 2012-3-20
3.5 TTL门电路
4 其他类型的TTL门电路
（1） TTL与非门
1V
2.1V
4
有 全1
5
输出1 输出0
Digital Electronics Technology
2012-3-20
3.5 TTL门电路
集电 结导 通
2.1V 3.6V 0.3V
Digital Electronics Technology
2012-3-20
3.5 TTL门电路
当输入低电平时， uI=0.3V ， VT1 发 射 结 导 通， uB1=0.3V+0.7V=1V VT2 和VT5 均截止，VT4 和 VD导通。输出高电平 uO =VCC-IB4R2 –UBE4-UD ≈5V-0.7V-0.7V=3.6V 0.3V 3.6V 1V
A 0 0 1 1
B 0 1 0 1
Y 0 0 0 1
2012-3-20
Digital Electronics Technology
3.2 半导体二极管门电路
4. 二极管或门
设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDon=0.7V
A 0V 0V 3V 3V
B 0V 3V 0V 3V
Digital Electronics Technology
2012-3-20
3.5 TTL门电路
1. 双极性三极管（BJT, Bipolar Junction Transistor） 的开关特性（静态）
（1）三极管的输入特性（NPN） VON ：开启电压
硅管：0.5 ~ 0.7V 锗管：0.2 ~ 0.3V
Y 0V 2.3V 2.3V 2.3V 0V以下为0 规定2.3V以上为1
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
2012-3-20
Digital Electronics Technology
3.2 半导体二极管门电路
二极管门电路的缺点：
电平有偏移 带负载能力差
只用于IC内部电路
Digital Electronics Technology
2012-3-20
3.5 TTL门电路
3. TTL反相器（Transistor-Transistor Logic）
（1）电路结构和工作原理
设：VCC = 5V
VIH = 3.6V VIL = 0.3V PN结导通压降VON = 0.7V
Digital Electronics Technology
2012-3-20
＋
V
－
R
理想开关
Digital Electronics Technology
2012-3-20
3.2 半导体二极管门电路
2. 半导体二极管的开关特性
二极管具有单向导电性：正向导通，反向截止，相当于 一个受电压控制的电子开关。
＋ iD vD －
二极管加正向电压时导通，伏安特性很陡、压降很小 （硅管为0.7V，锗管为0.3V），可以近似看作是一个闭合 的开关。二极管加反向电压时截止，反向电流很小（nA 级），可以近似看作是一个断开的开关。把uD<UT=0.5V看 成是硅二极管的截止条件。
2. 高低电平
高电平：数字电路中较高电平代数值的范围。 低电平：数字电路中较低电平代数值的范围。
3. 正负逻辑
正逻辑：用高电平代表1、低电平代表0。在数字电路 中，一般采用正逻辑系统。 负逻辑：用高电平代表0、低电平代表1。
Digital Electronics Technology 2012-3-20
VI =V IH = 3.6V ( A = 1) VO = VOL (Y = 0)
VI =V IL= 0.3V ( A = 0) VO = VOH (Y = 1)
Digital Electronics Technology 2012-3-20
3.5 TTL门电路
采用推拉式输出级利于提高开关速度和负载能力 VT4 组成射极输出器，优点是既能提高开关速度，又能 提高负载能力。 当输入为高电平时， 可以全部用来驱动负载。 当输入低电平时，VT5截止，VT4导通（为射极输出器） ，其输出电阻很小，带负载能力很强。 可见，无论输入如何，VT4和VT5总是一管导通而另一 管截止。这种推拉式工作方式，带负载能力强。
Digital Electronics Technology 2012-3-20
VT2 和 VT5 饱 和 导 通 ，
uB4=uC2=0.3V+0.7V=1V，VT4和VD截止，VT4的集电极电流
3.5 TTL门电路
（2）TTL反相器的电压传输特性及参数 VT5截止，称关门 截止区 线性区 VT5饱和， 称开门 转折区 饱和区
2012-3-20
3.5 TTL门电路
应用 1）实现“线与”逻辑；2）实现电平转
Digital Electronics Technology
2012-3-20
3.5 TTL门电路
（3）三态
4
1
EN’
5
Y＝
Y=(AB)’
0
截
EN’ = 0时，电路为正常的与非工作状态，所以 称控制端低电平有效。
Digital Electronics Technology 2012-3-20
Digital Electronics Technology
2012-3-20
3.2 半导体二极管门电路
3. 二极管与门
设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDon=0.7V
A 0V 0V 3V 3V
B 0V 3V 0V 3V
Y 0.7V 0.7V 0.7V 3.7V 0.7V以下为0 规定3V以上为1
Digital Electronics Technology
2012-3-20
3.5 TTL门电路
输出高电平UOH 典型值为3V。 输出低电平UOL 典型值为0.3V。
Digital Electronics Technology
2012-3-20
3.5 TTL门电路
开门电平UON 一般要求UON≤1.8V 关门电平UOFF 一般要求UOFF≥0.8V 在保证输出为额 定低电平的条件下， UOFF UON 允许的最小输入高电 在保证输出为额定高电平的条件 平的数值，称为开门 下，允许的最大输入低电平的数值， 电平UON。 称为关门电平UOFF。 电压传输特性曲线转折区中点所对应的uI值称为阈值电压 UTH（又称门槛电平）。通常UTH ≈1.4V。
3.5 TTL门电路
3. TTL反相器（Transistor-Transistor Logic）
（1）电路结构和工作原理
当输入高电平时， uI=3.6V， VT1处于倒置工作状态，集电结 正 偏 ， 发 射 结 反 偏 ， uB1=0.7V×3=2.1V IB2=(5-2.1)/4=0.725mA 假定 β2>10，若T2工作于放大 状态，则 IC2>7.25mA 所以 VC2<VCC-IC2R2=-6.6V 故T2不可能工作于放大状态和截 止状态，只可能是饱和状态。 因VB4=VCES2+VBE5=1V VT4 截止。VT5 导通，输出为低 电平uO=0~0.3V。
3.1 概述
Positive Logic v VH 1 VH Negative Logic v 0
VL
0
t
VL
பைடு நூலகம்
1
t
4. 集成电路
IC（Integrated Circuits）：将元、器件制作在同一硅片上， 以实现电路的某些功能。 SSI（Small-Scale Integration）：≤ 10个门电路。 MSI（Medium-Scale Integration）：10~100个门电路。 LSI（Large-Scale Integration）：100~10000个门电路。 VLSI（Very Large-Scale Integration）：≥ 10000个门电路。
Digital Electronics Technology 2012-3-20
3.5 TTL门电路
三态门的应用：
' D0 / D1
' D1
Digital Electronics Technology

合集下载

数字电子技术试题(1-5章)

数字电子技术试题(1-5章)

第1章 数制和码制一、填空题1．数制转换：（011010）2 =（ ）10 =（ ）8 =（ ）16。

2．数制转换：（35）10 =（ ）2 =（ ）8 =（ ）16。

3．数制转换：（251）8 =（ ）2 =（ ）16 =（ ）10。

4．数制转换：（4B ）16 =（ ）2 =（ ）8 =（ ）10。

5．数制转换：（69）10 =（ ）2 =（ ）16 =（ ）8。

6．将二进制数转换为等值的八进制和十六进制数（10011011001）2 =（ ）8 =（ ）16。

7．将二进制数转换为等值的八进制和十六进制数（1001010.011001）2 =（ ）8 =（ ）16。

一、填空题答案：1．26、32、1A ；2．100011、43、 23；3．10101001、A9、169；4．1001011、113、75；5．1000101、45、105；6．2331、4D9；7．112.31、4A.64。

第2章 逻辑代数基础一、填空题1．逻辑函数Y AB A B ''=+，将其变换为与非-与非形式为 。

2．逻辑函数Y A B AB C ''=+，将其变换为与非-与非形式为 。

3. 将逻辑函数AC BC AB Y ++=化为与非-与非的形式，为 。

4．逻辑函数Y A A BC '''=+，化简后的最简表达式为 。

5．逻辑函数Y A B A B ''=++，化简后的最简表达式为 。

6．逻辑函数()()Y A BC AB ''''=+，化简后的最简表达式为 。

7. 逻辑函数Y AB AB A B ''=++，化简后的最简表达式为 。

一、填空题答案1．()()()Y AB A B '''''= ； 2．()()()Y A B AB C '''''=；3． ()()()()Y AB BC AC ''''=； 4． Y A '=；5．1Y =； 6．1Y =； 7．Y A B =+。

数字逻辑第3章 门电路

数字逻辑第3章 门电路


逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
三个基本门电路代数式,图符号及真值表

三个基本门电路代数式,图符号及真值表

逻辑门电路的逻辑关系、符号以及真值表一、与门电路1.1与逻辑关系图1.1中只有当2个开关都闭合时，灯泡才亮；只要有1个开关断开，灯泡就不亮。

这就是说，“当一件事情（灯亮）的几个条件（两个开关都闭合）全部具备之后，这件事情（灯亮）才能发生，否则不发生”。

这样的因果关系称为与逻辑关系。

图1.1 与逻辑关系电路图1.2与门电路能实现与逻辑功能的电路称为与门电路。

图7-5是具有2个输入端的二极管与门电路。

A，B为输入端，假定它们的低电平为0V，高电平为3V，Y为信号输出端。

图1.2与门电路(1) 当A，B都处于低电平0V时，二极管VD1，VD2同时导通，Y=0V，输出低电平。

（忽略二极管的正向压降，下同）。

(2) 当A=0V，B=3V时，VD1优先导通，Y被箝位在0V，VD2反偏而截止。

(3) 当A=3V，B=0V时，VD2优先导通，Y被箝位在0V，VD1反偏而截止。

(4) 当A，B都处在高电平3V时，VD1与VD2均截止，Y 端输出高电平（即3V）。

与逻辑关系的逻辑函数表达式为Y=A*B。

表1.1是与门真值表，从真值表可以看出，与门电路的逻辑功能是“有0出0，全1出1”。

与门的逻辑符号如图1.3所示。

表1.1 与门真值表图1.3与门的逻辑符二、或门电路2.1或逻辑关系图2.1中电路由2个开关和灯泡组成。

由图可知，在决定一件事情的各种条件中，至少具备一个条件，这件事情就会发生，这种因果关系称为或逻辑关系。

图2.1 或逻辑关系电路图2.2或门电路能实现或逻辑关系的电路称为或门电路。

图2.2所示为具有2个输入端的二极管或门电路。

图2.2 或门电路真值表见表2.1，从真值表可以看出，或门的逻辑功能为“有1出1，全0出0”。

或门的逻辑符号如图2.3所示。

表2.1 或门真值表图2.3 或门逻辑符号三、非门电路（反相器）3.1非逻辑关系如图3.1开关与灯泡并联，当开关断开时，灯亮；开关闭合时，灯不亮。

这就是说，“事情（灯亮）和条件（开关）总是呈相反状态”，这种关系称为非逻辑关系。

3门电路 (简)

3门电路 (简)


门的多余输入端接地。
一般，接电源时需接上拉电阻；接地时需接下拉电阻。 典型值1-10k。 +5V 上拉电阻保持 1k
高电平
A B
F
下拉电阻保持 低电平
A B
C
F
C 1k
3.3 CMOS门电路

电路设计与安装应尽量消除噪声，保证电路稳定工作。
（ 1）在每一块插板的电源线上，并接几十 μF 的低频去 耦电容和 0.01~0.047μF 的高频去耦电容，以防止 TTL 电路 的动态尖峰电流产生的干扰。 （2） 整机装置应有良好的接地系统。
表1 各种系列门电路的主要参数
表2 常用集成门电路(TTL系列）
型 号 74LS00 74LS02 74LS04 74LS05 74LS08 74LS13 74LS30 名 称 四2输入与非门 四2输入或非门 六反相器 六反相器 四2输入与门 双4输入与非门 8输入与非门 施密特触发 OC门 主要功能
1. TTL门驱动CMOS门
（1）电平不匹配
TTL门作为驱动门，它的UOH≥2.4V,UOL≤0.5V；
CMOS门作为负载门，它的UIH≥3.5V，UIL≤1V。
可见，TTL门的UOH不符合要求。
（2）电流匹配 CMOS电路输入电流几乎为零，所以不存在问题。
3.5 TTL电路与CMOS电路的接口电路
当EN= 0时，TG导通，F=A； 当EN= 1时，TG截止，F为高阻输出。
3.3 CMOS门电路
CMOS系列及命名方法
74 FAM nn
HC（ High-speed CMOS ，高速 CMOS 系列）； 例： 74HC04商用高 HCT（High-speed CMOS, 前缀：74—商用系列；54—军用系列。 速CMOS 六反相 TTL compatible ，与 TTL兼 容的高速CMOS 系列）； 助记符：以字母表示系列类型。 器； VHC（Very High-speed CMOS，甚高速 CMOS商用 系 74HCT00 功能数字：以数字表示电路的 列）； 高速 CMOS 四 -二 VHCT: Very High-speed 逻辑功能。 CMOS, TTL compatible，与 输入与非门。 TTL兼容的甚高速CMOS 系 列）。