eetop[1].cn_DC手把手
- 格式：pdf
- 大小：943.21 KB
- 文档页数：19
文档推荐
-
MOS电容仿真方法页数:1
-
eetop物理设计(ICC)页数:64
-
彻底掌握Quartus页数:8
-
FPGA学习指南页数:3
-
单片机网址大全页数:11
-
Cadence使用页数:14
下载文档原格式
合集下载
DC综合教程
DC操作流程
1.在虚拟机中 打开终端
DC操作流程 2. 创建综合 环境 在终端输入： new_dc xxx
xxx为你想要创 建的文件夹的名 字
DC操作流程
3. 修改环境（参考Readme
文件）
a.修改filelist.tcl 添加通过验证的源代 码
DC操作流程
b.修改synopsys.sdc 添加综合约束
DC 工具简要入门
2012年秋
内容
• 1. 逻辑综合以及综合工具
Design Compile • 2.DC操作流程
• 3.现场演示
逻辑综合
• 将RTL代码转换为门级网表 的过程
逻辑综合
DC工具
• Design Compile是常用的综合 工具，在DC中，共有8中设计 实体 • 1、设计（Design）：一种能 完成一定逻辑功能的电路。设 计中可以包含子设计
• 对于DC而言，通常要指定下面4种库 • 1、Target library 工艺库，由代工厂提供的和具体工艺 相关的工艺库 • 2、Link library 指定DC查找时所指定的目标，通常 也就是Target library
DC工具--指定参考库
• Synthetic library DC综合时将转化HDL代码为相应元 件时所参考的IP库。比如符号“+”， 通过IP库查找生成某类加法器。默认 使用自带的加法库。 • Symbol library 使用图形界面时，在原理图上绘制 与非门等标准单元的符号库
DC工具
• 2、单元（Cell）：子设计的实例 • 3、参考（Reference）：单元的参考对 象，即单元是参考的实例 • 4、端口（Port） • 5、管脚（Pin） • 6、线网（Net） • 7、时钟（Clock） • 8、库（Library）：综合时用到的一组基 本单元的集合
DC入门实例详细教程
DC入门实例详细教程
1、课程介绍
编程入门使用DC，也称为“DC编程入门”，是一个全面的、实用的
和容易上手的入门课程，旨在帮助初学者快速学习DC和实际编程。
该课
程包括以下内容：基础知识介绍，DC软件开发环境介绍，DC编程语言介绍，DC编程实战，DC程序调试，DC应用开发，深入学习等。
2、编程入门DC基础知识介绍
DC基础知识介绍是了解DC编程的必要基础。
本章将介绍DC的基本
概念、编程环境，并在此基础上，介绍了DC编程的基本技术和工具，包括：编程语言介绍（C、C++、JavaScript、VBScript等）、编程环境设置、编程工具的选择等内容。
3、DC软件开发环境介绍
DC软件开发环境介绍指的是详细介绍DC的硬件和软件环境，这里主
要介绍了DC的系统软件安装、环境配置、编程环境设置、调试工具安装
和使用等内容。
4、DC编程语言介绍
DC编程语言介绍是指详细介绍了DC编程语言C++、JavaScript、VBScript等的基本知识，包括变量、数据类型、控制语句、循环语句、
函数等内容，同时还介绍了开发工具的使用，以及常见的错误分析等内容。
5、DC编程实战
DC编程实战是指在上述基础知识的基础上，对DC各种功能和功能配
置的具体应用。
ubuntu中DC安装详细教程
说明:本教程在ubuntu10.04之后,一直到ubuntu11.10上验证成功,在之前的版本应该也以。
首先表示歉意。
由于之前发的那个教程在破解的地方少截了一张图，部分人无法找到文件，造成无法破解，对那些已经下载了的朋友造成误导，表示歉意。
为了能使更多的人正确破解并应用这个强大的软件，所以在此重新安装一次，并编写教程，顺便改正上次其他的几个小错误。
1、准备安装文件(setup文件夹),内容如下图:2、在主目录下建立soft文件夹,并在soft文件夹下建立dc2012，在dc2012下新建dc、scl 文件夹,同时把setup文件夹也拷贝到soft文件夹下(本教程中,主目录为lbq文件夹，在上步骤中，已经把setup文件夹拷贝到soft文件夹下了)。
3、由于早期的ubuntu默认没有安装csh,需要先打开终端,运行sudo apt-get install csh,11.04版之后的好像都默认安装了。
然后在ubuntu软件中心中搜索wine,并安装成功(在后面的破解中需要用到wine)。
4、开始安装。
如下图,按照图中所示路径，进入到该文件夹中,右键单击setup.sh,点击“属性”,打开“权限”标签,选中“允许以程序执行文件(E)”。
5、右键单击setup.sh,点击“打开”,如下图6、点击“运行”,如下图:7、点击“Start”,如下图:8、选择所要安装软件dc的原程序路径。
点击“Browse...”,选择路径如下图所示:9、点击“Done”,如下图所示:10、一路“Next”,遇到的几处选择如下几幅图所示,紫色表示选择。
11、直到出现选择所要安装软件dc的保存路径时,选择安装在dc2012下的“dc”文件夹中,如下图：12、点击“Next”,如下图，单击“Install”开始安装。
13、dc安装结束后,不要退出。
出现下图所示内容14、点击“Install Another Product”。
如下图，15、然后一路“Back”，直到出现下图为止。
【简单易懂,图文并茂】教你如何上手Cadence
Cadence使用初步简介在早期的ASIC 设计中电路图起着更为重要的作用作为流行的CAD软件Cadence 提供了一个优秀的电路图编辑工具Composer。
Composer不但界面友好操作方便而且功能非常强大电路图设计好后其功能是否正确性能是否优越必须通过电路模拟才能进行验证Cadence 同样提供了一个优秀的电路模拟软件Analog Artist由于Analog Artist 通过Cadence 与Hspice 的接口调用Hspice 对电路进行模拟。
但是我们的虚拟机中并没有安装Hspice软件，所以我们使用Cadence自带的仿真软件进行仿真。
本章将介绍电路图设计工具Composer 和电路模拟软件Analog Artist 的设置启动界面及使用方法简单的示例以及相关的辅助文件以便大家能对这两种工具有一个初步的理解。
一、Cadence平台的启动：①右击桌面，在弹出菜单中单击open Terminal②在弹出的终端中输入icfb&然后按回车启动Cadence③Cadence启动过程④Cadence启动完成后，关闭提示信息二、设计项目的建立①点击Tools—Library Manager…启动设计库管理软件②启动设计库管理软件③点击File—New--Library新建设计库文件④在弹出的菜单项中输入你的设计的库的名称，比如MyDesign，点击OK⑤选择关联的工艺库文件，我们选择关联已有的工艺库文件，点击OK⑥在弹出菜单中的Technology Library下拉菜单中选择我们需要的TSMC35mm 工艺库，然后点击OK。
⑦设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。
点击选择mydesign,然后点击File-New-Cell View…⑧输入子项目的名称及子项目的类型，多种类型，目前课程设计中用到的主要是电路图编辑和版图编辑。
在设计版图之前我们假定先设计原理图：所以我们选择，然后点击OK。
dc使用教程
d c使用教程-CAL-FENGHAI.-(YICAI)-Company One1DC使用说明文件说明：在进行下面的演示时需要用到两个文件，一个是，它是描述一个电路的verilog代码，我们的目标就是用DC综合这个代码得到满足约束条件的电路网表；另一个是，它是综合的脚本文件。
这两个文件都在/home/student1000目录下，大家把它们拷贝到自己的目录下，以备使用。
DC既可使用图形界面，也可不使用图形界面而直接运行脚本来综合电路。
一、DC图形界面的使用。
1.DC图形界面的启动打开一个终端窗口，写入命令 dv –db_mode，敲入回车。
则DC图形界面启动，如下图所示红框处是DC的命令输入框，以下在图形界面上的操作都可以在命令输入框中输入相应的命令来完成。
选择Help-----Man Pages可以查看DC的联机帮助。
相应指令：man。
例：man man表示查看man命令的帮助。
man create_clock表示查看creat_clock命令的帮助。
2.设置库文件选择File----Setup需要设置以下库文件，如下图。
相应指令：set search_path [list /tools/lib/smic25/feview_s/version1/STD/Synopsys \ /tools/lib/smic25/feview_s/version1/STD/Symbol/synopsys]set target_library { }set link_library { }set symbol_library { }点OK，设置完成。
3.读入verilog文件选择File---Read在打开文件对话框中选中要打开的文件，在这里我们选中文件。
在Log框中出现successfully字样表明读入文件成功。
相应命令：read_file点击红色箭头所指的按钮可以查看该电路的symbol图。
4.设置约束条件4.1设置时钟约束在symbol图上选中clk端口选择Attributes-----Specify Clock出来设置时钟约束的对话框，按下图设置，给时钟取名为clock，周期20ns，上升沿0ns，下降沿10ns。
ubuntu中DC安装详细教程(修改版)
说明:本教程在ubuntu10.04 之后,一直到ubuntu11.10 上验证成功,在之前的版本应该也以。
首先表示歉意。
由于之前发的那个教程在破解的地方少截了一张图，部分人无法找到文件，造成无法破解，对那些已经下载了的朋友造成误导，表示歉意。
为了能使更多的人正确破解并应用这个强大的软件，所以在此重新安装一次，并编写教程，顺便改正上次其他的几个小错误。
1、准备安装文件(setup 文件夹),内容如下图:2、在主目录下建立soft 文件夹,并在soft 文件夹下建立dc2012，在dc2012 下新建dc、scl 文件夹,同时把setup 文件夹也拷贝到soft 文件夹下(本教程中,主目录为lbq 文件夹，在上步骤中，已经把setup 文件夹拷贝到soft 文件夹下了)。
3、由于早期的ubuntu 默认没有安装csh,需要先打开终端,运行sudo apt-get installcsh,11.04版之后的好像都默认安装了。
然后在ubuntu 软件中心中搜索wine,并安装成功(在后面的破解中需要用到wine)。
4、开始安装。
如下图,按照图中所示路径，进入到该文件夹中,右键单击setup.sh,“”点击属性,打开选中允许以程序执行文件(E)”。
权限标签, ““”5、右键单击setup.sh,“”点击打开,如下图6“”、点击运行,如下图:7“、点击Start”,如下图:8、选择所要安装软件dc “的原程序路径。
点击Browse...”,选择路径如下图所示:9“、点击Done”,如下图所示:10“、一路Next”,遇到的几处选择如下几幅图所示,紫色表示选择。
11、直到出现选择所要安装软件dc 的保存路径时,选择安装在dc2012“下的dc”文件夹中,如下图：12“如下图，单击Install ”开始安装。
、点击Next”,“13、dc 安装结束后,不要退出。
出现下图所示内容14“、点击Install Another Product”。
电子科技大学CMOS模拟集成设计Hspice仿真
以下用实例说明 Hspice 的输入电路程序。 的输入电路程序。
1
NMOS II-V Characteristic 测试电路： 测试电路：
图 1-1 NMOS I-V 特性测试电路 ------------------------------------------------------------------------------------------------------------------
图 1-8 Hspice InstallShield Wizard
2. 选择安装目录。Click“Next”选择 default 目录，如图 1-9 所示。 C:\synopsys\Hspice_A-2008.03-SPI 是 default 的目录。
7
图 1-9 InstallShield Wizard 选择安装目录
饱和状态下 NMOS 电压电流关系公式[1-1]中的参数Ｋｎ, ＶＴ 和 λｎ是 CMOS 工艺参数，理想状态下是常数。 针对一具体 CMOS 工艺技术， 通过仿真求取以上工艺参数是模拟电路设计的第 一步。
4. 实验步骤： 实验步骤： 练习一: 练习一: 下载/安装/ 安装/设置 Hspice 仿真软件 步骤一：在本机的桌面建一子目录 2008Hspice。 步骤一 步骤二：从指定的机器和目录中，下载图 1-5 中 23 个压缩文件到本机的子目录 步骤二 2008Hspice 下。 文件 _Hspice.pቤተ መጻሕፍቲ ባይዱrt01 到 _Hspice.part22 是 Hspice 的 setup 文件的压缩， _Hspice.2008-03 是 Hspice 2008 版的 license 文件的压缩。
实验目录
实验一： 实验一：EDA 仿真软件 Hspice 及 CMOS 工艺技术参数 实验二： 实验二：CMOS Differential Amplifier Design 差分放大器设计 实验三： 实验三：CMOS Operational Amplifier Design 运算放大器设计 实验四： 实验四：CMOS AnalogAnalog-toto-Digital Converter 模数转换器（ 模数转换器（ADC） ADC）设计
eetop[1].cn_MonteCarlo030206
Example 2:
a = N() b = N() c = 'a+2*sgn(b)‘
2005 Synopsys, Inc. (10)
Advances In HSPICE
Syntax for Describing Variation
Basic construct for describing variation:
Monte Carlo Simulation in HSPICE
Feature upgrade for 2006.03 release
As the semiconductor industry faces the challenges of 90 and 65nm technologies, their leaders realize:
2005 Synopsys, Inc. (4)
Advances In HSPICE
Variation Block
Introduced in HSPICE 2005.09 with DCmatch analysis Contains definitions for global and local variations Emphasis on variations in materials and manufacturing Variation definitions used for Monte Carlo and DCmatch
“The EDA industry needs to deliver a new generation of chip-design tools to ease variability problems.” “We need to develop tools to relieve designers from concerns about these variabilities.” “We need to apply very powerful statistical techniques to guide device sizing.”
DC常用命令及脚本
利用DC进行综合设计(2012-03-25 17:45:10)转载▼标签：dc综合杂谈DC的综合术语用于设计的ASIC的EDA工具往往是一套很复杂的软件，包括大量的工具和文档。
同时，每个公司都有自己的一套术...一、预备知识1.1、DC的综合术语用于设计的ASIC的EDA工具往往是一套很复杂的软件，包括大量的工具和文档。
同时，每个公司都有自己的一套术语。
只有理解了这些术语的含义才能很好的掌握这些工艺。
1 设计和设计对象设计是实现一定逻辑功能的电路的描述。
设计对象就是在设计中被DC命令、属性和约束操作或控制的对象。
常用的设计中包括元件、网络、端口、引脚和时钟。
另外，一个设计可能包括某个相同子设计或库元件的多个例化。
这时候被例化的设计或库元件称作参考。
在一个设计中查找某个对象的命令：find，这是在DC命令中很常用的命令。
如：列出当前设计的所有端口（ports）:Dc_shell>findport OR find(port,”*”)列出所有包含”DW”字母的元件：dc_shell>find (cell,”*DW*”)列出cba_core库中的AN2门的所有接脚：dc_shell>find(pin,cba_core/AN2Read –format vhdl ./src/rtl/timer_tugw.vhdRead –format vhdl ./src/rtl/test_top.vhdCheck_error –vIf(dc_shell_status= =1){exit 1}Current_design test_topLinkCheck_error –vIf(dc_shell_status= =1){exit 1}Include pass0/constraint/test_top.conCheck_error –vIf(dc_shell_status= =1){exit 1}Set_max_area 0.0000Set_flatten falseEcho”***doing full compile for the partition ‘test_top’***”Sh date;Compile –map_effort mediumCheck_error –vIf(dc_shell_status= =1){exit 1}Sh date;Check_designCompile_top_acs_partion=tureCompile_top_all_paths=trueEcho”***doing boundary compile for the partition ‘test_top’***”Sh date;Compile –topUniquifyCheck_error –vIf(dc_shell_status= =1){exit 1}Sh date;Current_design test_topWrite –format db –hierarchy –output pass0/db/test_top.dbWrite –format verilog –hierarchy –output pass0/db/test_top.vWrite –format vhdl –hierarchy –output pass0/db/test_top.vhdReport_timing> pass0/report/test_top.timReport_area> pass0/report/test_top.areaReport_constraints> pass0/report/test_top.cstrReport_qor> pass0/report/test_top.qorReport_constraints–all_violators–verbose>pass0/report/test_top.vioquit脚本文件可以使用任何一个文本编辑工具产生或修改，也可以在dc_shell中执行write_scirpt 命令产生。
DC综合全过程及使用的命令
DC综合全过程及使用的命令DC（Direct Current，直流）综合全过程是一个用于仿真电路和系统的软件工具。
它允许用户分析和设计包含电源电压、电阻、电容和电感等元件的电路。
DC的命令形式为命令行输入，命令行通常包含两个部分：命令和选项。
命令用于指定要执行的操作，而选项通常用于自定义和细化命令。
以下是DC综合全过程的使用的命令：1. help：显示DC的所有命令和选项的列表。
示例：help2. source：指定要仿真的电路文件。
示例：source example.cir3. op：执行直流分析操作，计算电路的直流状态。
示例：op4. tran：执行时间域分析操作，模拟电路随时间变化的行为。
示例：tran 0.1ms 10ms5. print：打印指定的节点或变量的值。
示例：print V(1)6. plot：绘制指定的波形图。
示例：plot V(1)7. temp：设置电路中的温度。
示例：temp 258. model：指定电子元件的模型。
示例：model res 1 109. option：设置DC综合全过程的选项。
示例：option reltol=0.00110. save：保存当前仿真结果。
示例：save example.out11. quit：退出DC综合全过程。
示例：quit以上命令只是DC综合全过程中的一部分，还有许多其他命令和选项可供使用。
用户可以根据自己的需求来选择和使用这些命令。
1.准备电路文件：用户需要创建一个文本文件，其中包含要仿真的电路的描述。
该文件应按照DC综合全过程的语法规则编写。
2. 指定源文件：在DC综合全过程中使用source命令指定要仿真的电路文件。
3. 执行直流分析：使用op命令执行直流分析操作，计算电路的直流状态。
4. 执行时间域分析：使用tran命令执行时间域分析操作，模拟电路随时间变化的行为。
5. 打印和绘制结果：使用print命令打印指定的节点或变量的值，使用plot命令绘制指定的波形图。