大学数字电路与逻辑设计考试试题资料

数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。

·C=C 2 +1=10 <1 +1=12. 一位十六进制数可以用 C 位二进制数来表示。

A . １ B . ２ C . ４ D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。

A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。

A .（256）10 B .（127）10 C .（128）10 D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。

C.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。

A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。

A .A+B +C C.（A+B ）（A+C ） +C9．在何种输入情况下，“与非”运算的结果是逻辑0。

DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。

AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。

101 010112．不与十进制数（）10等值的数或代码为 C 。

A .(0101 8421BCD B .16 C .2 D .813．以下参数不是矩形脉冲信号的参数 D 。

A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数8等值的数为： BA. 2B.16C. )16D. 215. 常用的BCD码有 D 。

A.奇偶校验码B.格雷码码 D.余三码16.下列式子中，不正确的是(B)+A=A B.A A1⊕=⊕=A ⊕=A17.下列选项中，______是TTLOC门的逻辑符号。

《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。

2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。

4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。

5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。

二．选择题(10)1．当晶体三极管b时处于导通状态。

a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。

a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。

a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。

a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。

a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。

TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。

2．举例说明什么叫竞争冒险－现象。

门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。

数字电路与逻辑设计复习题一、填空题1．将十进制数转换成等值的二进制数、八进制数、十六进制数。

(23.375)10=( )2=( )8=( )162．十进制数74的余3BCD码是。

3．逻辑函数BCCDBA+++))((的对偶式和反演式（用反演规则）分别为：对偶式：；反演式：；4．若采用奇较验方式，信息码为1000101的校验码为0 。

5．若采用偶较验方式，信息码1101101校验位为 1 。

6．钟控RS触发器的特征方程是Sd+!Rd*Qn ，约束条件是(!Sd)=(!Rd) 。

7．同步RS触发器的特性方程为Q n+1=S+!R*Qn_____；约束方程为RS=0。

8．四位同步二进制加法计数器的初始状态为Q3Q2Q1Q0=1101,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。

9．触发器有个稳态，存储8位二进制信息要个触发器。

10．四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。

11．OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能12．三态门的三种可能的输出状态是高电平、低电平、高阻态。

13．具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为64K*8位。

14．具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为8K*8位。

16．（2008）10=（0101 0011 00111011 ）余3BCD。

17．若(,,)(0,1,3,5,7)mF A B C=∑，则：(F = !A*!B+C)*(,,)F A B C=1,3,5 ，(,,)F A B C=2,4,6 。

18数字电路按照是否有记忆功能通常可分为组合逻辑电路和时序逻辑电路两类。

19．74LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。

（选择填TTL 或CMOS ）20．一数据选择器，A1A0为地址信号，D 1=1，D 2=1,D 0=D 3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。

《数字电路与逻辑设计》考试试卷（闭卷 时间120分钟）考场登记表序号一、填空题（每空2分，共18分）1. 十进制数24.36对应的8421BCD 码为。

2. 设计移存型序列信号发生器，产生序列00010111，至少需要 个D 触发器。

3. 要构成32K ×16位的RAM ，需要片8K ×8 位的RAM 芯片，需要_ __根地址线。

4. 避免竞争冒险的常用方法为引入选通脉冲、 以及 。

5. C MO S 多余输入端不能 处理。

6. 在施密特触发器、单稳态触发器和 多谐振荡器中，有两个稳定状态的是 ，没有稳定状态的是 。

二、计算画图题（每题6分，共18分）1． 用公式法化简函数()()()F A A B BC A B B A C =++++⊕。

2. 写出逻辑函数F ABCD ACD BD =++以及反函数、 对偶函数的最小项表达式。

3. 已知主从JK 触发器输入端J 、K 和CP 的电压波形如图1所示，试画出Q 端对应的电压波形。

设触发器的初始状态为0。

图1三、分析题（每题12分，共24分）院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------1.分析图2中所示时序电路的逻辑功能。

要求分别给出驱动方程，状态转移方程，输出方程，并列出状态转移表。

图22. 分析图3所示由集成4位二进制计数器74LS161和集成2线-4线译码器构成的电路。

设时钟频率f cp = 90KHZ，说明当译码器的地址输入AB分别为00、01、10、11时，74LS161的输出频率f各是多少？下面给出了74LS161的功能表。

试题一一、填空题。

(每空1分，共30分)。

1、(11001.01)2 =( )8=( )|6=( )102、十进制整数转换成二进制时采用 ______ 法；十进制小数转换成二进制时采用 _______ 法。

3、由三种最基本的逻辑关系有导出的几种常用的逻辑运算 ________ 、4、逻辑函数有四种表示方法，它们分别是 _______ 、_____ 、____ 和 _______ O5、消除竞争冒险的方法有 _____ 、______ 、_____ 等。

6、按逻辑功能分类，触发器可分为 _______ 、_______ 、________________ 等四种类型。

7、从结构上看，吋序逻辑电路的基本单元是 ___________ 。

8、J K触发器特征方程为____________ o9、A/D转换的一般步骤为：取样、 _______ 、_______ 、编码。

10、___________________________________________________ 一个EPROM有18条地址输入线，其内部存储单元有_____________ 个。

11、_____________________________ D/A转换器的主要参数有、和o12、__________________________________________________ 就逐次逼近型和双积分型两种A/D转换器而言，____________________ 的抗干扰能力强， _______ 的转换速度快。

二、选择题。

(每题1分，共15分)1、以下说法正确的是()：(A)数字信号在大小上不连续，时间上连续，模拟信号则反之；(B)数字信号在大小上连续，时间上不连续，模拟信号则反之；(C)数字信号在大小和时间上均连续，模拟信号则反之；(D)数字信号在大小和吋间上均不连续，模拟信号则反之；2、A+BC=()。

(A)A+B (B) A+C (C) (A+B) (A+C) (D) B+C3、具有“有1出0、全0出1”功能的逻辑门是()。

《数字电路与逻辑设计》期中考试试题2017.4注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。

一、（每题 2 分，共 28 分）单项选择题（答案填入本题后面的表格中） （请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。

） 1．ECL 逻辑门（与 CMOS 门相比）主要优点是 D 。

A.抗干扰能力强 B. 集成度高 C.功耗低 D.工作速度快 2．均为 5V 供电时，TTL 逻辑门（与 CMOS 门相比）主要优点是 C 。

A. 噪声容限大 B. 功耗低 C. 工作速度快 D.集成度高 3. 若对 4 位二进制码(B 3B 2B 1B 0)进行奇校验编码，则校验位 C= B 。

A. B 3 + B 2 + B 1 + B 0 + 1B. B 3 ⊕ B 2 ⊕ B 1 ⊕ B 0 ⊕ 1C. B 3 B 2B 1 B 01D. B 3 B 2 B 1B 014．可以用来构成双向逻辑信号传输的逻辑器件是A 。

A . 三态输出门 B. OC 门 C. ECL 门 D. OD 门5. 逻辑函数 F=A ⊕B 和 G=A ⊙B 满足关系 A 。

A. F = G e 0B. F + G = 0C. F ⋅ G = 1D. F = G6.均为 5V 供电时，需接上拉电阻才能满足电平驱动要求的方式是 B 。

A . CMOS 门驱动 TTL 门 B. TTL 门驱动 CMOS 门 C . TTL 门驱动 TTL 门 D.CMOS 门驱动 CMOS 门 7. 输入变量仅 A 、B 全为 1 时，输出 F=1，输入与输出的关系是 C。

A ．或非B ．同或C ．与D ．异或 8. 逻辑表达式( A + B )( A + C ) = _D 。

A ． AB + ACB ．C + AB C . B + AC D. A + BC9. 最小项 ABCD 的相邻项是_ D。

大学《数字电路与逻辑设计》试题一、选择、填空、判断题（30分，每空1分）1.和CMOS相比，ECL最突出的优势在于D 。

A.可靠性高B. 抗干扰能力强B.功耗低 D. 速度快2.三极管的饱和深度主要影响其开关参数中的C 。

A.延迟时间t dB. 上升时间t rC. 存储时间t sD. 下降时间t f3.用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上加入信号D 。

A.R=0, S=0B. R=0, S=1C. R=1, S=0D. R=1, S=14.具有检测传输错误功能的编码是：C 。

A. 格雷码B. 余3码C. 奇偶校验码5.运用逻辑代数的反演规则，求函数F=A̅[B+(C̅D+E̅G)]的反函数F̅：B 。

A.A+B̅C+D̅E+GB.A+B̅(C+D̅)(E+G̅)C.A̅+B(C̅+D)(E̅+G)6.下列叙述中错误的有：C 。

A. 逻辑函数的标准积之和式具有唯一性。

B. 逻辑函数的最简形式可能不唯一。

C. 任意两不同的最小项之和恒等于1。

7. 函数F=(A+B+C̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为：A 。

A.F=(A+B+C ̅)(A ̅+D)(C+D)B.F=(A+B+C ̅)(A ̅+D)C.F=ABC̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14)，判断当输入变量ABCD 分别从(1) 0110→1100，(2) 1111→1010时是否存在功能冒险：B 。

A. 存在，存在 B. 不存在，存在C.不存在，不存在9. 对于K ＝3的M 序列发生器，反馈函数为Q 2⊕Q 0，则产生M 序列：C 。

A. 1010100 B. 1110101 C. 111010010. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D 触发器，正确的是：A 。

一． 选择题（在每小题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。

1． 在逻辑关系中，决定事物结果的诸条件中，只要有任何一个满足，结果就会发生的逻辑关系是（ ）A ．与关系B ．或关系C ．非关系D ．与或非关系2．如图所示电路，输出Y 为（ ）A ．0B ．1C ．ABD ．高阻态3． 已知AB Y =1，B A Y +=2，则Y 1和Y 2满足逻辑关系（ ）。

A ．21Y Y =B ．21Y Y =C ． 121=⋅Y YD ．021=+Y Y4．某二位时序电路的状态转换图如下所示，从该图中可以判断这是一个（ ）计数器。

A ．二进制加法B ．二进制减法C ．二位环型D ．三进制5．图中所示电路的逻辑功能是（ ）A ．CMOS 反相器B ．传输门C ．多谐振荡器D ．单稳态触发器 6．下列四个存储器中，存储容量最大的是（ ）A ．1024×2B ．1024×4C ．2048×2D ．4096×27． 在逻辑关系中，决定事物结果的诸条件均满足，结果才会发生的逻辑关系是（ ）A ．与关系B ．或关系C ．非关系D ．与或非关系8． 已知AB Y =1, B A Y +=2, 则Y 1和Y 2 满足逻辑关系（ ）A ．21Y Y =B ．21Y Y =C ．021=+Y YD ．B A Y Y +=+21 9．如图所示TTL 电路实现的逻辑关系是（ ）A ．Y=0B ． Y=AC ． B A Y +=D ．B A Y +=10． 在数字系统中，将两个n 位二进制数A 、B 进行比较，以判别其大小的逻辑电路称为（ ）A ．加法器B ．译码器C ．数据比较器D ．数据选择器11． 将D 触发器接成如图所示电路，则 Q n+1 =（ ）A ．Q nB ．C ．0D ．112． 1024×4位的RAM 有（ ）位数据线。

A ．1024B ．10C ．8D ．4二． 填空题1．八进制数52，其对应的二进制数为 。

【最新整理，下载后即可编辑】
数字逻辑习题
1.仅用NOR门来构造下面函数的逻辑网络：H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络：D=（A+B）B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简：G（A，B，C，D）=Σm（2,3,4,7,8,14,15）
5. 卡诺图化简：G（A，B，C，D）=Σm（0,1,3,4,6,7,12,13,14）
6.卡诺图化简：G（A，B，C，D）=Σm（0,4,5,6，7,8,13,14,15）
7．卡诺图化简：G（A，B，C，D）=Σm（1,2,3,4,6,7,9,12,13）
8.采用一个组合电路来控制一个十进制的七段显示，此电路有4个输入，并提供用压缩十进制数表示的4位代码（0（d）=0000,……8(d)=1000,9(d)=1001）。

7个输出用来定义哪段激活，以显示给定的十进制数
（1）写出这个电路的真值表
（2）用sop形式表示真值表
（3）用pos形式表示真值表（4）写出各段化简的表达式
7.时序电路分析
Q
Q
SET
CLR
D
X
Clock
Y
补充：
【最新整理，下载后即可编辑】。

《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。

(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。

5.二进制数(1101.10112的等值八进制数是( 8。

6.二进制数(1101.1012的等值十进制数是( 10。

7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。

8.二进制数为000000~111111能代表( 个十进制整数。

9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。

10.格雷码的特点是。

11.n 变量函数的每一个最小项有个相领项。

12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。

13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。

14.逻辑函数D C B A F ++=的反函数F = ( 。

15.逻辑函数(C B A F +=的对偶函数F '是 ( 。

16.多变量同或运算时, =0,则i x =0的个数必须为( 。

17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。

18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。

19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。

20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。

* * * * *21.正逻辑约定是( 、( 。

22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。

数字电路与逻辑设计( 1) 班级学号姓名成绩一．单项选择题（每题 1 分，共 10 分）1．表示任意两位无符号十进制数需要（）二进制数。

A．6 B ．7 C ． 8 D ．92．余 3 码 10001000 对应的 2421 码为（）。

A．01010101 B.10000101 C.10111011 D.111010113．补码 1．1000 的真值是（）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或 - 与式是由（）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D. 或项相与5. 根据反演规则，FA C C DEE的反函数为（）。

A. F [A C C(D E)] EB. F A C C(D E ) EC. F (A C CD E ) ED. F A C C (D E ) E6．下列四种类型的逻辑门中，可以用（）实现三种基本运算。

A. 与门B. 或门C. 非门D. 与非门7．将 D 触发器改造成T 触发器，图 1 所示电路中的虚线框内应是（）。

图1A.或非门B.与非门C.异或门D.同或门8．实现两个四位二进制数相乘的组合电路，应有（A． 8 B. 9 C. 10 D. 11）个输出函数。

9．要使 JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（A．JK=00 B. JK=01 C. JK=10 D. JK=11）。

10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（）个异或门。

A．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”, 错误的在括号内记“×”, 并在划线处改正。

每题 2 分，共 10 分）1．原码和补码均可实现将减法运算转化为加法运算。

（）2． 函数 F(A, B, C)M(1,3,4,6, 7), F (A, B, C)m(0,2,5) 。

大学数字电路与逻辑设计考试试题(总12页)-CAL-FENGHAI.-(YICAI)-Company One1-CAL-本页仅作为文档封面，使用请直接删除审核人： 试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度 第 一 学期 课程： 数字电路与逻辑设计 课程代号： 005A1080 使用班级： 信息工程学院08级 姓名： 学号：一、基本题（301. 用公式法化简函数C B C A C B A Y ++••=1（5分）答案：C B A B A C C B C A C B A Y +)+•(=++••=1（1分）=C B A B C +)+(（1分） =C B A C B C ++•（1分） =)++(B A B C （1分）=C （1分）2. 试用卡诺图法将下面逻辑函数化成最简与－或式。

（必须画出卡诺图，圈“1”，8分） 答案： C B BC Y •+=23. 已知74LS00为四个2输入与非门，其20=OL I mA ，1=OH I mA ，2=IL I mA ，μA 50=IH I ，计算74LS00最多可驱动几个同类门。

（6分） 答案：IL OL ≥I N I L ，10=≤IL OL L I I N (2分)；IH H OH 2≥I N I ，10=2≤IHOHH I I N （2分）；故10=H N （2分）4. 画出图1.1所示D 触发器对应CLK 、、D 的Q 端波形。

（4分） 答案：5. 8位数模转换器DAC0832构成的电路如图1.2所示。

（1）写出输出电压O v 的计算公式；（2）若输入数字量为100000时，输出模拟电压O v 答案：（1）=O v -ii i D V 22∑78REF （3分） Ov（2）=6.3-78REF 2×2V ；=REF V -7.2V （2分）时，=O v -V 725.4=)2+2+2(22.73578（2分）二（10图2（a ）由集成3线-8线译码器74HC138构成的逻辑电路，试分析其逻辑功能。

《数字电路与逻辑设计》试题3参考答案一. 填空题(10)1． 一个触发器有Q 和Q 两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。

2． 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也可表示为逻辑函数的 或与 表达式。

3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。

4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 33H 。

5．在5V 供电的数字系统里，所谓的高电平并不是一定是5V ，而是有一个电压范围，我们把这个电压范围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。

二. 选择题(10)1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b结构，否则会产生数据冲突。

a. 集电极开路；b. 三态门；c. 灌电流；d. 拉电流2．TTL 集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。

a. 电压；b.电流；c. 灌电流；d. 拉电流3． 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。

a. 编码器；b. 译码器；c. 多路选择器；d. 数值比较器；e. 加法器；f. 触发器； ｇ. 计数器； h. 寄存器4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为1 。

数字电路与逻辑设计复习资料一、单项选择题1. 十进制数53转换成八进制数应为（ B ）。

A. 64 B.65 C. 66 D. 1101012.将十进制数(18)10 转换成八进制数是（B ）。

A. 20 B.22 C. 21 D. 233. 十进制数53转换成八进制数应为（ D ）。

A. 62 B.63 C. 64 D. 654. 当逻辑函数有n 个变量时，共有（ D ）种取值组合。

A. n B. 2n C. 2n D. 2n5. 为了避免干扰，MOS 与门的多余输入端不能（ A ）处理。

A. 悬空 B. 接低电平 C. 与有用输入端并接 D. 以上都不正确6. 以下电路中可以实现“线与”功能的有（ C ）。

A. TTL 与非门B. TTL 或非门C. OC 门D. TTL 异或门 7. 用6264型RAM 构成一个328K ⨯位的存储器，需要（ D ）根地址线。

A. 12 B. 13 C. 14 D. 158. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）。

A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关9. 用6264型RAM 构成3232K ⨯位的存储器，需要（ D ）片进行扩展。

A. 4 B.8 C. 14 D.16 10. 逻辑函数()F A A B =⊕⊕ =（ D ）。

A. A B eB. AC. A B ⊕D. B 11. 函数F ABC ABCD =+的反函数为（ C ）。

A. ()()F A B C A B C D =+++++ B. ()()F ABC ABCD =C. ()()F A B C A B C D =+++++D. F A B C A B C D =++++++ 12.在图1所示的T T L 电路中，输出应为（ B ）。

A . F ＝0 B. F ＝1 C. F ＝A D. F ＝A图113. 将F ABC A CD CD =++展开成最小项表达式应为（ A ）。