当前位置：文档之家 › 第二章 MCS-51单片机的硬件结构

第二章 MCS-51单片机的硬件结构

  • 格式：ppt
  • 大小：1.48 MB
  • 文档页数：69

下载文档原格式

  / 69

合集下载

第02章 MCS-51单片机的结构

第02章 MCS-51单片机的结构

CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的

单片机第二章MCS-51系列单片机硬件结构

单片机第二章MCS-51系列单片机硬件结构

3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚

单片机原理 第2章 MCS-51单片机体系结构

单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、

第2章MCS-51单片机基本结构

第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指

第二章--MCS-51单片机的结构

第二章--MCS-51单片机的结构

基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。

第2章8051单片机硬件结构和原理

第2章8051单片机硬件结构和原理

指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。

第2章 MCS-51单片机结构与时序_110905

2.3.1 运算部件及专用寄存器组 2.3.2 控制部件及振荡器 2.3.3 单片机工作的基本时序
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。

MC51单片机的硬件结构

种电信号，从而实现指令旳多种功能。
取指令
分析
执行
2.1 MCS - 51系列单片机旳基本构造
单片机是一种大规模集成电路芯片，其上集成有CPU、 存储器、I/O口(串行口、并行口)、其他辅助电路(如中断 系统，定时/计数器，振荡电路及时钟电路等)。
其基本构造框图如下：
VCC VS S
RAM地 址 寄存器
最终止果
原始数据
输入设备 与程序
数
中间成果/
据
最终成果
存储器 最终
成果
输出设备
程 序
控制器
计算机系统旳硬件构成框图
单片机 微机 返回
CPU
存储器
DB
AB CB I/O口
微机旳构造框图
单片机 计算机 返回
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
当A中1旳个数为奇数时， P =1； 当A中1旳个数为偶数时， P =0。
D0 P
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
P2
PSW
P3
1、SP称为堆栈指针，8位寄存器
2、 SP用来存储堆栈栈顶旳地址。
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机旳内部构造
返回
DPTR RAM PC ROM

第2章 MCS-51单片机的内部结构

P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。

第2章 MCS-51单片机的硬件结构

CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

⒉ 外接晶振引脚
XTAL1(19脚)：接外部晶振的一个引脚。当采用外部振荡器 时，对HMOS单片机,此引脚应接地；对CHMOS单片机，此 引脚作为带动端。 XTAL2(18脚)：接外部晶振的一个引脚。当采用外部振荡器 时，对HMOS单片机,此引脚接收振荡器的信号；对CHMOS 单片机，此引脚应悬浮。ALU源自PSEN ALE EA RST
定时 指令 及控 寄存 制 器 内部 时钟
PSW
P1驱动器
P1锁存器
P1.0~P1.7
外接晶振
2.只读存储器

用于永久性地存储应用程序。 单片机中大量采用的是掩模式只读存储器MROM 和改写只读存储器EPROM，随着电子技术的发 展，已开始采用电可读写只读存储器EEPROM。

1.中央处理单元

ALU用来完成加减乘除算术运算及布尔数的逻辑运算。累加 器A8位，是最繁忙的寄存器，所有的算术运算和大部分的逻 辑运算都是通过A来完成的，在运算前A中暂存一个操作数， 运算后保存结果。B寄存器除用于乘除法操作外，对于其它 指令只能作一个寄存器使用。PSW用来存放运算结果的一些 特征。 寄存器B ACC 暂存2 暂存1

ATMEL公司的单片机芯片采用闪存存储技术。
⒊ 随机存取存储器

用于在程序运行时存储工作变量和数据。
⒋ 并行输入/输出口(32条)

每根口线可灵活地选作输入或输出，并且可以作为系 统总线使用，可以扩展片外存储器和输入/输出接口 芯片。 用于多处理机通讯，或全双工UART(通用异步收发 器)通讯，也可以与一些特殊功能的芯片相连，进行 输入/输出扩展。
⒌ 串行输入/输出口(2条)

⒍ 定时/计数器

单片机定时/计数器为增量计数器，当计数满时溢 出中断将标志位置位。定时/计数器的作用在于： ⑴ 进行精确定时，实行实时控制； ⑵ 用于事件计数。这样作减少了软件开销。
⒎ 时钟电路为内部振荡器外接晶振电路。
⒏ 中断系统有5个中断源、2个优先级，可以 实现多个软件功能的并行运行。
2.3 MCS-51引脚功能描述
掩模MOS制造工艺的MCS-51单片机都采用40脚的 双列直插式封装(DIP)方式，CHMOS制造工艺的单片 机80C31/80C51除采用DIP封装外，还采用方形的封 装方式。方形封装的有44个引脚，标有NC的4个引脚 不连线。在40条引脚中有2条专用于主电源，2条外接 晶振，4条控制或与其它电源复用的引脚，32条I/O引 脚。下面分别叙述这40条引脚的功能。 ⒈ 主电源引脚
0*******B
IE
0**00000B
TMOD
00H
MCS-51复位电路
Cr + +5V RESET/VPD (8031) Rr Cr +5V + K R1
RESET/VPD (8031) Rr
a)上电复位电路
b)电平方式开关复位电路
复位电路
+5V K
+
Cr
RESET/VPD RST/VPD (8031) C' VCC R' Rr VSS 内部RAM
VSS(20脚)：接地。 VCC(40脚)：正常操作、对EPROM编程和验证时 接+5V电源。
DIP封装
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 8751 8051 8031 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 VCC P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P1.5 P1.6 P1.7 RST P3.0 NC P3.1 P3.2 P3.3 P3.4 P3.5 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 80C51BH 80C51BH-2 80C31BH 80C31BH-2 标定角
斯密特触发器
c)脉冲方式开关复位电路
d)单片机内部复位电路
只要RESET保持高电平，8031就会循环复位。RESET由 高电平变为低电平后，8031从0地址开始执行程序。8031 初始复位不影响内部RAM的状态，包括工作寄存器R0～ R7。
⑴ 上电复位电路：如图a)所示。在通电瞬间，由于 Cr通过Rr充电,在RESET端出现正脉冲，8031加电后 自动复位。Cr、Rr随CPU时钟频率而变化，可由实验 调整。当采用6MHz晶体振荡器时，Cr为22F，Rr为 1K，就能可靠复位。 ⑵ 电平方式开关复位电路和脉冲方式开关复位电路 如b)、c)所示。复位电路中的电阻、电容参数和CPU 采用的时钟频率有关，由实验调整。在实际的8031应 用系统中，外部扩展的I/O口电路也需初始复位，如果 和8031的复位端相连也将影响复位电路中的RC参数。 也可以采用独立的外围接口上电自动复位电路。

⒍ 定时/计数器：2个16位可编程的定时/计数器；
2.2 MCR-51的主要性能特点
⒎ 串行口：全双工，二根； ⒏ 寄存器区：在内部数据存储器的128B中划出一部分 作为寄存器区，分为四个区，每个区8个通用寄存器； ⒐ 中断源：5个中断源，2个优先级别； ⒑ 堆栈：最深128B； ⒒ 布尔处理机：即位处理机，对某些单元的某位作单 独处理； ⒓ 指令系统（系统时钟为12MHz时）：大部分指令执 行时间为1s；少部分指令执行时间为2s；只有乘、 除指令的执行时间为4s。
P0：是一个8位漏极开路的双向输入/输出口。在访问外部 存储器时，送出地址的低八位，接收八位数据。在 EPROM编程时，接收指令字节。验证程序时，输出指令 字节。作输出口时P0要求外接上拉电阻。可以带动八个 TTL负载。
P2：是一个带内部上拉电阻的8位双向输入输出口，访问 外部存储器时，送出高8位地址。在对EPROM编程和程序 验证时，接收高8位地址。P2可带动4个TTL负载。 P1：是一个带有内部上拉电阻的8位双向I/O口。对 EPROM编程和程序验证时，接收低8位地址。能带动4个 TTL负载。

MCS-51单片机的基本结构（8051）
T0
时钟电路 CPU T0 T1 串行口 64KB总 线扩展 控制器 并行 接口 串行 接口 ROM RAM
T1
定时/计数器
中断控制 INT0 INT1
MCS-51单片机的基本结构（8031）
无ROM T0 时钟电路 CPU T0 T1 串行口 64KB总 线扩展 控制器 并行 接口 串行 接口 RAM T1
EA/VPP
ALE/PROG PSEN P2.7/A15 P2.6/A14 P2.5/A13 P2.4/A12
30 29 23 24 25 26 27 28
P2.5
17
18 19 20
24
23 22 21
P2.3/A11
P2.2/A10 P2.1/A9 P2.0/A8
P3.6 XTAL2 VSS P2.0 P2.2 P2.4 P3.7 XTAL1 NC P2.1 P2.3
ALE/PROG(30脚)：当访问外部数据存储器时，ALE 的输出用于锁存地址低字节，即使不访问外部存储器， ALE仍以不变的频率周期性地出现正脉冲信号，为振 荡器频率的六分之一，因此可用作对外输出的时钟。 只是当访问外部数据存储器时，将跳过一个 ALE脉冲。 ALE端可以带动8个TTL负载。对于有EPROM的单片 机，在EPROM编程期间，此脚用于输入编程脉冲。
定时/计数器
中断控制 INT0 INT1
MCS-51单片机的基本结构（8751）
T0 时钟电路 CPU T0 T1 串行口 64KB总 线扩展 控制器 并行 接口 串行 接口 EPROM RAM T1
定时/计数器
中断控制 INT0 INT1

52子系列相对于51子系列而言，内部RAM为 256B，并增加了一个定时/计数器2。 单片微型计算机（单片机）：顾名思义，就 是将计算机的所有部件集成到一个硅片上。 它包括只读存储器、随机存取存储器、中央 处理单元、并行输入输出口、串行输入输出 口、定时/计数器、时钟电路。
MCS-51复位后内部寄存器初态
特殊功能寄存器 初始状态 特殊功能寄存器 初始状态
ACC B PSW SP DPL DPH P0～P3
IP
00H 00H 00H 07H 00H 00H 0FFH
***00000B
TCON TH0 TL0 TH1 TL1 SCON SBUF
PCON
00H 00H 00H 00H 00H 00H 不定

P0.0~P0.7 P2.0~P2.7
VCC VSS
P0驱动器
P2驱动器
RAM地址 寄存器
RAM P0锁存器 P2锁存器 ROM 程序地址 寄存器 缓冲器 PC加1 PC DPTR P3驱动器 P3锁存器 P3.0~P3.7
寄存器B
ACC 暂存2
暂存1
SP SFR特殊功 能寄存器 中断、串行 通讯及定时
⒊ 控制或与其它电源复用引脚
RST/VPD(9脚)：当振荡器运行时，在此引脚上出现两个机器 周期的高电平将使单片机复位。一般在此引脚与VSS引脚之间 连接一个约8.2KΩ的下拉电阻，与VCC引脚之间连接一个20F 的电容，以保证可靠复位。 复位以后，P0～P3口输出高电平，SP指针重新赋值为07H， 其它特殊功能寄存器和程序计数器PC被清0。
第二章 MCS-51单片机的硬件结构
内部结构 性能特点 引脚功能描述 存储器配置 振荡器、时钟电路和CPU时序 I/O端口