当前位置：文档之家 › 数字电路(常见时序逻辑电路—寄存器)PPT

数字电路(常见时序逻辑电路—寄存器)PPT

  • 格式：ppt
  • 大小：1.10 MB
  • 文档页数：7

下载文档原格式

  / 7

合集下载

数字电子技术基础全套ppt课件

数字电子技术基础全套ppt课件
输出方程
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件

数字电子技术第6章 时序逻辑电路

数字电子技术第6章 时序逻辑电路

RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。

【2024版】精品课件-数字电子技术(第三版)(刘守义)-第6章

【2024版】精品课件-数字电子技术(第三版)(刘守义)-第6章
果从Q3~Q0取得输出可以构成一个八进制计数器。 对比一下图 6.6中的时钟脉冲波形与Q3的输出波形， 不难发现，Q3的波形 的频率恰为时钟波形频率的1/8。 如果从Q3取得输出， 则 6.5电路构成了一个8分频器。
第6章 寄 存 器
2. 所谓可编程分频器是指分频器的分频比可以受程序控制。 在现代通信系统与控制系统中，可编程分频器得到广泛的应 用。 下面以图6.10的实际电路为例， 介绍利用移位寄存器 实现可编程分频的基本思路。
(2) 并行加载数据。 断开电源， 将S0、 S1置11（都接 高电平）， 将D0~D3置1010； 接通电源， 此时， 发光二极 管均不亮， 送出一个单脉冲， 观察发光二极管的亮、 灭情 况。如果操作准确， 发光二极管的亮、 灭指示Q0~Q3的数据 为1010， 说明D0~D3的数据已加载到输出端， 此时再改变输 入端的数据， 输出数据不变。
第6章 寄 存 器 实训6 寄 存 器
6.1 寄存器的功能与使用方法 6.2 寄存器应用实例 6.3 寄存器集成电路简介
第6章 寄 存 器
实训6 1. （1） 了解寄存器的基本功能。 （2） 学会寄存器的使用方法。 （3） 熟悉寄存器的一般应用。 （4） 进一步掌握数字电路逻辑关系的检测方法。
第6章 寄 存 器
第6章 寄 存 器
当A、 B的数据(即74LS194 S0、 S1端的数据)为01时， 数据右移； 第一个时钟脉冲过后， 74LS194（1）DSR端的数 据1移位至Q0端， 其他Q端的0均依次右移， 各输出端的数据 如表6.1的第2行数据所示； 此后， 随着时钟脉冲的到来， 发光二极管自左至右一个个点亮， 第8个脉冲以后， 全部二 极管均点亮, 此时， DSR端的数据变为0， 随着后续脉冲的到 来， 发光二极管自左至右一个个熄灭。

数电-时序逻辑电路之寄存器

数电-时序逻辑电路之寄存器

n1 m
n m
不变
Q Q S1S0=10
n1 m
n 左移移位
m1
Q Q S1S0=01
n1 m
n m 1
右移移位
S1S0=11
Qmn1
DI
并行置数
m
DIm
S0 S1
Dm–1
FFm–1
1D C1
0 3210
1 MUX
MUXm
FFm
Dm 1D
C1
Dm+1
FFm+1
1D C1
CP Qm–1
Qm
Qm+1
Q1
Q2
Q3
在 CP脉冲的作用 1 0 0
0
下 ，DSI端 依次
送入数码1101
11 1
0
02 1
1
13 0
1
41
0
0
0
0
0
0
0
1
0
1
1
右移串行输入为1101时的波形图 移位脉冲CP 1 2 3 4 5 6 7 8
输入信号 DSI
11 0 1
Q0 0 1 1 0 1
Q1 0 0 1 1 0 Q2 0 0 0 1 1
0
S0
t
0 t
CLK1
0
CLK2
t
0 t
t1 t2 t3 t4
t4时刻后输出Y与两组并行输入的二进制 数M、N在数值上的关系是什么?
作业6.5.1 画出Q3~Q0的波形
CLK 0 1 1 1
1 ＆
So CP D0 D1 D2 D3 DSL
0
S1
74HC194
CR 1
DSR

时序逻辑电路

时序逻辑电路

输出 F
0 0 0 0 0 1 0 1
/0
100
/0 /0
011
正常情况下，触发器状态在000～101循环， 但若由于干扰使电路的状态为110或111， 也可以在1、2个时钟后回到以上的主循环。
这称为电路具有自启动能力
例2.2
分析图示时序逻辑电路
解：状态表的另一种形式：
CP
0 1
Q3 Q2 Q1
0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1
0 0 0
0
可见，每来一个CP脉冲触发器作加1计算，每6个脉冲一个循环，所以这是一个6进 制加法计数器。
例2.2
分析图示时序逻辑电路
解：状态表的另一种 形式：
CP
0 1
Q3 Q2 Q1
0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1
F
0 0 0 0 0 1
画时序图：
CP Q1 Q2 Q3
J1 X J 2 XQ 1 K 1 XQ 2 K2 X
Q
n 1
JQ
n
KQn
得到各触发器的次态方程：
Q Q
n 1 1 n 1 2
X Q 1 XQ 2 Q 1 X Q 2 Q 1 XQ 2
例2.4
ቤተ መጻሕፍቲ ባይዱ
分析图示时序逻辑电路
Q Q
输入
X 0 0 0 0 1 1 1
时序逻辑电路
1 2 3 4 5 6 时序逻辑电路的基本概念 时序逻辑电路的分析 同步时序电路的设计 计数器 寄存器 算法状态机
时序逻辑电路
数字电路分为 1. 组合电路： 2. 时序电路：
电路在某一给定时刻的输出 还取决于前一时刻电路的状态

时序逻辑电路

时序逻辑电路

3 ． 异步减 法计 数器
（1）3位递减计数器的状态
（2）电路组成
二 、 十进制计数器
十进制递减计数器的状态
1．电路组成
异步十进制加法计数器
2．工作原理
（1）计数器输入0～9个计数脉冲时，工作过程与4位二进制异步加法计数器完 全相同，第9个计数脉冲后，Q3Q2Q1Q0状态为1001。 （2）第10个计数脉冲到来后，此时计数器状态恢复为0000，跳过了1010~1111 的6个状态，从而实现842lBCD码十进制递增计数的功能。
④ 最 高 位 触 发 器 FF 3 是 在 Q 0 、 Q 1 、 Q 2 同 时 为 1 时 触 发 翻 转 ， 即 FF 0 ～ FF 2 原均为 1 ，作加 l 计数时，产生进位使 FF 3 翻转为 l 。
（2）电路组成
4位二进制同步加法计数器逻辑图
工
程
应
用
计数不正常的故障检测 第一步，先查工作电源是否正常；第二步，检查触 发器的复位端是否被长置成复位状态；第三步，用示波器观测计数脉冲是否加到 了触发器的CP端；第四步，替换触发器，以确定集成电路是否损坏。
第二节 计数器
在数字系统中，能统计输入脉冲个数的电路称为计数器。
一 、二进 制计 数器 1 ． 异步二 进制 加法计 数器
每输入一个脉冲，就进行一次加 1 运算的计数器称为加法 计数器，也称为递增计数器。 4 个 JK 触发器构成的异步加 法计数器如下图所示。
图中 FF 0 为最低位触发器，其控制端 C l 接收输入脉冲，输 出信号 Q 0 作为触发器 FF 1 的 CP ， Q 1 作为触发器 FF 2 的 CP ， Q 2 作为 FF 3 的 CP 。各触发器的 J 、 K 端均悬空，相当于 J = K =1 ，处于计数状态。各触发器接收负跳变脉冲信号时 状态就翻转，它的时序图见下图。

数字电子技术时序逻辑电路PPT

CP0 CP0 CP1 CP3 Q0 CP2 Q1
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器

数字电路与逻辑设计第6章-2-寄存器-移位寄存器


0
—————
1
1 ————
2
0 1 ———
3
0 0 1 ——
4
1 0 0 1—
5
11001
并行输出 1 1 0 0 1
波形：
并行输 出脉冲 移存脉冲
Q1
Q2
Q3 Q4 Q5
1 00 1
1
1 0
0
1
B 并行转换为串行（输入是并行，输出是串行）
组成： 右移移位寄存器和输入电路 分析：由于是D触发器，有Qn+1=D
三、 寄存器，移位寄存器。
寄存器是一种常用的时序逻辑电路,用来存储多位二进 制代码。这些代码可以是数据，指令，地址或其他信 息。由于一个触发器只能存放一位二进制代码，因此， 用n个触发器和一些起控制作用的门电路，可以组成 n位寄存器。
按功能划分，寄存器可分为： 数码寄存器 移位寄存器
1 、 数码寄存器
1、 环形计数器
1. 连接方法： ——将移位寄存器的最后一级输出Q反馈到第一级 的Ｊ、K输入端； 2. 判断触发器个数n ： ——计数器的模为Ｍ＝ｎ(n为所需移位寄存器的位 数)
移位寄存器构成的移位计数器
2．扭环形计数器
为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。
一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将
电路结构分析：
串行输入数据DI加到片Ⅰ的J，K和D0端。
片Ⅰ的D1端接0，作为标志码，片Ⅰ其余 的D2，D3接1。
片Ⅱ的串行数据输入端J， K接片Ⅰ的Q3。 片Ⅱ的输入端D0~D3均接1。片Ⅱ的Q3输出作 片Ⅰ和片Ⅱ的SH/LD输入。
工作过程：
①器件通过CR清0，使所有Q输出均为0， 包括片Ⅱ的Q3=0。

数字电路 第七章 时序逻辑电路


/0 001
/0
010 /0
101
100 /1 /0
011
结论:该电路是一个同步五进制( ⑥ 结论:该电路是一个同步五进制(模5)的加 法计数器,能够自动启动, 为进位端. 法计数器,能够自动启动,C为进位端.
§7.3 计数器
7.3.1 计数器的功能和分类
1. 计数器的作用
记忆输入脉冲的个数;用于定时,分频, 记忆输入脉冲的个数;用于定时,分频,产 生节拍脉冲及进行数字运算等等. 生节拍脉冲及进行数字运算等等.
1 0 1 0 1 0 1 0
3. 还可以用波形图显示状态转换表. 还可以用波形图显示状态转换表.
CP Q0 Q1 Q2
思考题: 思考题:试设计一个四位二进制同步加法计数 器电路,并检验其正确性. 器电路,并检验其正确性.
7.3.4 任意进制计数器的分析
例:
Q2 J2 Q2 K2 Q1 J1 Q1 K1 Q0 J0 Q0 K0
第七章 时序逻辑电路
§7.1 概述 §7.2 时序逻辑电路的分析方法 §7.3 计数器 §7.4 寄存器和移位寄存器 §7.5 计数器的应用举例
§7.1Байду номын сангаас概述
在数字电路中, 在数字电路中,凡是任一时刻的稳定 输出不仅决定于该时刻的输入,而且还和 输出不仅决定于该时刻的输入,而且还和 电路原来的状态有关者 电路原来的状态有关者,都叫做时序逻辑 电路,简称时序电路 时序电路. 电路,简称时序电路. 时序电路的特点:具有记忆功能. 时序电路的特点:具有记忆功能.
下面将重点 讨论蓝颜色 电路—移位 电路 移位 寄存器的工 寄存器的工 作原理. 作原理. D0 = 0 D1 = Q0 D2 = Q1 D3 = Q2

时序逻辑电路讲解ppt


Q JQ C KQ
CP
J K AQn AQn ，A与Qn是异或关系
A与Qn相同时， J K 0 Qn1 Qn 具有保持原状态功能
A与Qn不同时，J K 1 Qn1 Qn 具有计数功能
时序逻辑电路
特点:
在数字电路中,凡就是任一时刻得稳定输出不仅决定 于该时刻得输入,而且还与电路原来得状态有关者,都 叫做时序逻辑电路,简称时序电路。
3、动作特点: 在CP=1得全部时间里,输入信号 得变化都对主触发器起控 制作用,所以当CP下降沿到达时从触发器得状态不仅仅由 此时刻输入信号得状态决定,还必须考虑整个CP=1期间输 入信号得变化过程。
三、 主从RS、JK触发器
主从RS触发器 的图形符号
S
1S
Q
CP C1
R
1R
Q
主从JK触发器 的图形符号
4. 根据状态转换情况总结电路功能。
例:时序电路见下图, FF1～FF3为主从JK触发器、下降沿动作。 分析其逻辑功能。输入端悬空时等同逻辑1。
1J
Q1
C1
1K
Q1 &
FF1
1J
Q2
C1
1K
Q2
FF2
& 1J Q3 &
1
Y
C1
1K
Q3
FF3 CP
J1 Q2 • Q3
K1 1
1、驱动方程 J2 Q1
RD
0–t1： RD=0、 SD=1
Q=1、Q=0
SD t1 t2 t3 t4 t5 t
t1–t2： RD= SD=0
保持Q=1、Q=0
t2 –t3： RD=1、 SD=0
Q
t
Q=0、Q=1
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

工作状态 置零 保持 右移 左移
并行输入
Q00=10
Q1=10
Q2=01
Q3=1
R
R
R
R
异步清零 R'D
3.2 单向移位寄存器
电路分析： （3）写出状态转换表/时序图
（4）功能描述
①异步清零： 无论触发器处于何种状态，只要 R'D= 0,输出Qi = 0; ②寄存器处于“右移”工作状态： 当R‘D=1，CLK 到达时，各触发 器按前一级触发器原状态翻转； 数据依次右移一位；
③保持： 当R‘D=1，且CLK=0时，各触发器 保持原状态不变；
3.1 普通寄存器74HC175
功能表
输入
输出
R'D CLK D0 ~ D3 Q0n+1 ~ Q3n+1 0 × ×××× 0 0 0 0
1 d0 ~ d3 d0 ~ d3
1 0 ×××× Q0n ~ Q3n
74HC175：带异步清零端的4位寄存器 ； 并行输入—并行输出方式；
②寄存器还应具有由门电路构成的控制电路，以保 证信号的接受和清除。
一、寄存器
2、寄存器的分类
按照是否具有移位功能，分为： 普通寄存器（只具有存储功能） 移位寄存器（具有存储与移位功能）
①按照数码移动的方向不同，分为单向（向左、 向右）及双向寄存器； ②按照数码输入输出方式不同，可有四种工作方 式：串行输入-串行输出、串行输入-并行输出、 并行输入-串行输出、并行输入-并行输出。
(4) R'D = 1，S1S0 = 10： S = Q2 , R = Q'2 ; 当CLK 时，FF1置为Q1n+1=Q2. “左移”
(5) R'D = 1，S1S0 = 11： S = D1 , R = D'1 ; 当CLK 时，FF1置为Q1n+1=D1. “并行输入”
功能表
R'D S1 S0 0 ×× 1 00 1 01 1 10 1 11
R =S'
Qn+1=S+R'·Qn
通过控制S1S0,可以选择194A的工作状态：
(1) R‘D = 0时； 触发器置零。
(2) R'D = 1，S1S0 = 00： S = Q1 , R = Q'1 ; 当CLK 时，FF1置为Q1n+1=Q1. “保持”
(3) R'D = 1，S1S0 = 01： S = Q0 , R = Q'0 ; 当CLK 时，FF1置为Q1n+1=Q0. “右移”
CLK顺序 输入数据DI Q0n+1 Q1n+1 Q2n+1 Q3n+1
0
0
0
0
0
0
1
1
1
0
0
0
2
0
0
1
0
0
3
1
1
0
1
0
4
1
1
1
0
1
经过4个时钟周期后，串行输入
3.2 单向移位寄存器 的4位二进制码全部移入了移位
寄存器中，同时在4利用移位寄存器可实现代
码的“串行-并行”转换。
R
R
R
R
异步清零 R'D
3.2 单向移位寄存器
电路分析：
D注路0：=，D对时I于,钟同D来步1自=时Q同序0一n电,脉 D冲2=源Q，1n可, 以D3省=略Q.2n
（2）将驱动方程带入D触发器特性方程(Qn+1=D),得 到状态方程;输出方程与状态方程相同。
Q0n+1=DI , Q1n+1=Q0n , Q2n+1=Q1n , Q3n+1=Q2n
一、寄存器
3、介绍三种寄存器
普通寄存器74HC175 单向移位寄存器 双向移位寄存器74LS194A
3.1 普通寄存器74HC175
电路结构 ➢ 四个边沿触发的D 触发器 ➢ D0 ~ D3 数据输入端； ➢ Q0 ~ Q3 数据输出端； ➢ CLK时钟端； ➢ R'D 是异步置0端；
R
R
R
R
异步清零 R'D
3.2 单向移位寄存器
电路分析：
Q0n+1=DI , Q1n+1=Q0n , Q2n+1=Q1n , Q3n+1=Q2n
（3）写出状态转换表/时序图
设初态Q3Q2Q1Q0= 0000，且在第1个时钟作用前输入端口DI = 0, 连续四个时钟周期内输入数据为“1011”，带入状态方程:
3.2 单向移位寄存器
电路结构 ➢ DI 串行数据输入端； DO串行数据输出端； ➢ Q0 ~ Q3并行数据输出端； ➢ CLK时钟端；
R
R
R
R
异步清零 R'D
3.2 单向移位寄存器
电路分析： （1）由给定电路，写出各触发器驱动方程
D0=DI , D1=Q0n , D2=Q1n , D3=Q2n .
3.1 普通寄存器74HC175
功能描述
①异步清零： 无论触发器处于何种状态，只要 R'D= 0,输出Qi = 0; 不需要异步清 零时，应使R'D=1;
②送数： 当R'D=1，且CLK上升沿时并行送 数，使得 Q0n+1=D0 , Q1n+1=D1 ,
Q2n+1=D2 , Q3n+1=D3。
一、寄存器 1、概述
只要求触发器可置1， 置0，对触发器
触发方式没有要求
数字系统中，常需要将一些数码暂时存放起来， 这种暂时存放数码的逻辑部件称为寄存器。
寄存器的电路结构包括两部分：
①触发器:具有0，1两个稳定状态，所以1个触发器 可以寄存1位二进制数码，N位寄存器由N个触发 器组成，可存放一组N位二值代码。
第六章 时序逻辑电路
本章主要内容
6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.5 时序逻辑电路中的竞争-冒险现象
§6.3 若干常用的时序逻辑电路
一. 寄存器 二. 计数器
同步计数器 异步计数器 任意进制计数器的构成方法 移位寄存器型计数器
3.3 双向移位寄存器
为了便于扩展逻辑功能、增加使用的灵活性， 在移位寄存器电路上附加了左右移控制、数据并 行输入、保持、异步置零等功能。
74LS194A为4位双向移位寄存器。
3.3 双向移位寄存器
电路组成及工作原理
D1
S'1 S1 S'0 S0 Q2
CLK' R'D Q1
S = S'1S'0·Q1+S'1S0·Q0+S1S'0Q2+S1S0D1