模拟集成电路版图设计和绘制

4
初识工艺流程和版图设计
什么是版图（Layout）
• 版图实质上是将立体的器件与导线投影到每一层光刻掩 模版（mask）上的绘图
光刻掩模版有什么用
• 光刻掩模版上的图形表示通光或遮光的区域，实际上是 用来告诉工艺进行光刻时需要雕琢的图形和区域
版图和工艺制造的关系
• 版图中的每一层代表一种需要制作的元件或者导线；同 一层中绘制的图形的“或”是最终在一层mask上的图形； 不同层图形的“与”得到了器件的关键区域和参数
11
N-well CMOS基本工艺流程
2013-10-30
Institute of VLSI Design, Zhejiang University
12
N-well CMOS基本工艺流程
2013-10-30
Institute of VLSI Design, Zhejiang University
30
LSW的设置
对图层进行选择、定义和编辑
2013-10-30
Institute of VLSI Design, Zhejiang University
31
Set Valid Layers
由于默认显示的 图层太多，因此 需要对显示的图 层进行一些筛选
2013-10-30
Institute of VLSI Design, Zhejiang University
32
Set Valid Layers
选择需要用到的 图形图层、边界 限定层、标记层 以及一些必需要 用到的dummy层
2013-10-30
Institute of VLSI Design, Zhejiang University
33

Module 3 模拟集成电路版图基础
模拟集成电路版图基础
Lab3-1 CMOS 无源器件结构与版图 • 知识单元： • 1、电阻 • 2、电容 • 3、电阻和电容画法实例
模拟集成电路版图基础
一、电阻：1、方块电阻
• 方块电阻测量方法： – 用poly 来做一个电阻，先做一个正方形，长，宽相等。通过在其两端加 电压，测量电流的方法，可以得到它的阻值。
• 电阻并联： – 会达到什么结果呢？200ohms。把四个200ohms 的方块组合成一 个更大的方块，可以同样得到200ohms 的电阻值。可以把这个方 块越做越大，但最终测得电阻值将始终为200ohms。
• 对于不同大小的方块来说，阻值是一样的。由此可以用每方块多少电 阻来讨论电阻大小（200ohms/squares）。只考虑方块数，所有相同 材料的方块有相同的电阻值。
模拟集成电路版图基础
3．其他类型电阻
• N+电阻：
– 无需增添任何新的掩模版或层，只是用原先已有的其 他层来替代poly，就可以获得很多种电阻类型。
• P+电阻：
– 一般来说是做在nwell 中，因此必须增加第三个的端点 连接nwell，而且必须连接到最正的电平，一般来说是 vdd。这样可以防止寄生PN 结的影响。
模拟集成电路版图基础
扩散电阻与Poly电阻对比
• 使用工艺中已有的层来做电阻，做一些较小的修 改就可以得到所需要的方块电阻。扩散电阻和 Poly 电阻的一样，也要考虑delta 效应的影响。 扩散电阻是做在衬底上的，因此在边缘变化比较 大，工艺上不那么好控制。而且在做的时候必须 注意第三个端点的连接。
模拟集成电路版图基础
直接nwell电阻
• 直接nwell电阻： – 只不过需要2 个N+作为电阻头。 – 对于较大的阻值的电阻可用nwell 来做。 – Nwell 掺杂低，经过光照，电阻值会降低，呈现不稳定 的现象。 • 处理方法：在nwell 上覆盖金属，并将其电位接到电 源电压上，若无法接到电源电压时，可将其接到电 阻两端较高电位端。 • 在nwell 电阻四周加电源电压，以降低电压系数。当 well 电阻要接到pad，则必须于外围环绕pseudo collector，电位接到地，以防止其对其他的电路造 成latch-up。

模拟集成电路的设计流程一、需求分析与规格确定1. 应用场景：了解电路将用于何种设备，如手机、电脑、汽车电子等，以及这些设备对电路的特殊要求。

2. 性能指标：根据应用场景，确定电路的关键性能参数，如增益、带宽、功耗、线性度、噪声等。

3. 工作条件：明确电路的工作电压、温度范围、湿度、震动等环境条件。

4. 成本与尺寸：考虑电路的成本目标和封装尺寸，确保设计在商业上是可行的。

5. 制定规格书：将上述分析结果整理成详细的技术规格书，为后续设计工作提供依据。

二、电路架构设计与仿真在规格确定后，设计师开始进行电路架构的设计。

这一阶段，设计师需要运用专业知识，选择合适的电路拓扑，并进行初步的仿真验证。

1. 电路拓扑选择：根据规格书要求，选择合适的电路拓扑，如运算放大器、滤波器、稳压器等。

2. 元器件选型：根据电路拓扑，选取合适的晶体管、电阻、电容等元器件。

3. 原理图绘制：使用电路设计软件，绘制电路的原理图。

4. 参数调整与优化：通过仿真软件，对电路参数进行调整，以优化电路性能。

5. 仿真验证：进行直流分析、交流分析、瞬态分析等仿真，验证电路在不同工作条件下的性能是否符合规格要求。

三、版图布局与设计规则检查1. 版图绘制：根据原理图，绘制电路的版图，包括元器件布局、连线、焊盘等。

2. 设计规则检查（DRC）：确保版图设计符合制造工艺的设计规则，如线宽、线间距、寄生效应等。

3. 版图与原理图一致性检查（LVS）：通过软件工具，比较版图与原理图是否一致，确保没有设计错误。

4. 参数提取：从版图中提取寄生参数，为后续的版图后仿真做准备。

四、版图后仿真与优化版图设计完成后，需要进行版图后仿真，以验证实际制造出的电路性能。

1. 版图后仿真：利用提取的寄生参数，对版图进行后仿真，检查电路性能是否受到影响。

2. 性能优化：根据仿真结果，对版图进行必要的调整，以优化电路性能。

3. 设计迭代：如果仿真结果不理想，可能需要返回前面的步骤，对电路架构或版图进行重新设计。

Session菜单
Schematic Window Save State Load State Options Reset Quit
回到电路图
2021/1/15
保存当前 所设定的 模拟所用 到的各种
参数
加载已 经保存 的状态
共88页
一些显 示选项 的设置
重置
analog artist。 相当于 重新打 开一个 模拟窗
ac（交流分析）是 分析电路性能随着 运行频率变化而变
化的仿真。
既可以对频率进行 扫描也可以在某个 频率下进行对其它
变量的扫描。
2021/1/15
共88页
22
其它有关的菜单项
Outputs/Setup
当然我们需要输出的有时不仅仅是电流、电压，还有一 些更高级的。比如说：带宽、增益等需要计算的值，这时 我们可以在Outputs/setup中设定其名称和表达式。在运行 模拟之后，这些输出将会很直观的显示出来。
2021/1/15

共88页
11
编辑完成的电路图
2021/1/15
共88页
12
一些快捷键
以下是一些常用的快捷键： i 添加元件，即打开添加元件的窗口； [ 缩小两倍； ] 扩大两倍； w 连线（细线）； f 全图显示； p 查看元件属性； m 整体移动（带连接关系）； shift+m 移动（不带连接关系）。
2021/1/15
共88页
13
生成symbol
进入“Virtuoso Schematic Editing： mylib nand2 schematic”窗口。
Design -> Create Cellview->From Cellview

电子科技大学实验报告学生姓名:连亚涛/王俊颖学号：2011031010032/0007指导教师：王向展实验地点：微固楼606实验时间：2014.6.一、实验室名称：微电子技术实验室二、实验项目名称：模拟集成电路版图设计和绘制三、实验学时：4四、实验原理参照实验指导书。

五、实验目的本实验是基于微电子技术应用背景和《集成电路原理》课程设置及其特点而设置，为IC设计性实验。

其目的在于：根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。

学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计。

六、实验内容1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。

2、根据设计指标要求，自主完成版图设计，并掌握布局布线的基本技巧。

七、实验仪器设备（1）工作站或微机终端一台八、实验步骤1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握CadenceEDA 仿真环境的调用。

2、根据设计指标要求，设计出如下图所示的运算放大器电路版图，过程中应注意设计规则。

九、实验数据及结果分析：1、通过本次实验掌握了UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。

达到了实验目的。

2、根据设计指标要求，设计出运算放大器模拟集成电路版图。

(备注：小组共同完成)十、实验结论：通过这次实验，学习并掌握国际流行的EDA仿真软件Cadence的使用方法，完成了运算放大器集成电路版图的设计，其难点是版图的布局布线和设计规则的理解。

十一、总结及心得体会：2学会了cadence在linux下的使用，在回去安装Ubuntu的过程中发生了很多错误，有了一定的提高，让我了解到使用免费破解的专业软件的不易。

其次，cadence使用过程中，有很多技巧值得认真学习，如左手键盘右手鼠标操作，以及先画基本的接触孔，再画mos管，再用已有的Mos管拼接出其他宽长比的方法。

这就需要我们绘制版图, 生产商拿到版图生成的 cdl文件就明确了！
一、什么是版图？
• 版图是一组相互套合的图形,各层版图相应于不 同的工艺步骤,每一层版图用不同的图案来表示, 版图与所采用的制备工艺紧密相关. • 版图设计：根据逻辑与电路功能和性能要求以及 工艺水平要求来设计光刻用的掩膜版图,是集成 电路设计的最终输出.
为例 NMOS管,做在P衬底上,沟
道为P型,源漏为N型 2> 包括层次： NIMP,N+注入 DIFF,有源区 Poly,栅
NMOS版图
五、版图的组成
1.1MOS管
1> PMOS管 以TSMC,CMOS,N单阱工艺
为例 PMOS管,做在N阱中,沟道
为N型,源漏为P型 2> 包括层次：
NWELL,N阱 PIMP,P+注入 DIFF,有源区 Poly,栅 M1,金属
离子注入 SiO2
集成电路工艺基础
以上每道工序都是需要掩膜 版的,那掩膜版的大小怎么定
呢？如何精确呢？
P-Si N＋ (e)
P-Si
N＋
(f)
SiO2 〔5 淀积SiO2, 将整个结构用SiO2覆盖起来, 刻出与
淀积SiO2
源区和漏区相连的接触孔. 〔6 把铝或其它金属蒸上去, 刻出电极及互连线
铝电极引出 SiO2 (场氧)
九、版图的艺术
1.模拟版图和数字版图的首要目标 2.首先考虑的三个问题 3. 匹配
3.1 匹配中心思想 3.2 匹配问题 3.3 如何匹配
九、版图的艺术
1. 模拟电路和数字电路的首要目标 2. 模拟电路关注的是功能 3. 1> 电路性能、匹配、速度等 4. 2> 没有EDA软件能全自动实现,所以需要手工处理

集成电路课程设计版图设计部分实验文档微电子中心王永生工欲善其事，必先利其器。

——孔子一、简介在集成电路的电路设计完毕后，开始设计IC的版图（layout），以便进行制版，完成工艺流片。

本部分讲授IC的版图设计以及版图EDA工具的使用。

版图设计规则是一套图形的设计规则的组合，是联系集成电路工业制造厂家（foundry）和集成电路设计者的桥梁。

这里仅讲授借助版图设计工具进行版图设计，详细的版图设计技术可参照相关的教材。

参加本课程设计的人员应具备集成电路设计基础、集成电路工艺等相关知识。

二、版图设计（2）Cadence公司的Virtuoso版图设计工具是业内流行的版图设计软件，可以和schematic view在同一个设计环境里进行版图设计。

并且可以完成相应的DRC、LVS等验证工作。

1、工具的使用（见附录做数据准备工作）首先确保执行目录下有display.drf文件。

进入~/training/ic/layout_labs$目录，启动cadence的设计环境平台，在命令行提示符($)下执行，$ icfb &首先建立一个设计库，tools -> library manager，File -> New -> Library,在Name内添上lab2，ok后，选择compile a techfile，找到techfile，然后ok。

这样就建立了一个设计库。

这里注意需要选择编译techfile，是因为我们要依据电路进行版图设计。

然后，在lab2设计库里建立一个layout view，在Library Manager菜单New-> cell view，填入inv，view name选layout，tool 选virtuoso，然后ok，则会出现版图的编辑界面。

在版图编辑界面中，从LSW中选择图层，然后绘制各种图形。

各个编辑命令在菜单里均可找到，常用的命令以按钮的方式显示在编辑窗口的左侧。

GND
电路图
版图
第一部分：了解版图
2. 版图的意义： 3. 1）集成电路掩膜版图设计师实现集成电路制造
所必不可少的设计环节，它不仅关系到集成电路 的功能是否正确，而且也会极大程度地影响集成 电路的性能、成本与功耗。 4. 2）它需要设计者具有电路系统原理与工艺制造 方面的基本知识，设计出一套符合设计规则的 “正确”版图也许并不困难，但是设计出最大程 度体现高性能、低功耗、低成本、能实际可靠工 作的芯片版图缺不是一朝一夕能学会的本事。
第四部分：版图设计艺术
6）保证对称性 6.1 轴对称的布局 6.2 四角交叉布局 6.2.1 缓解热梯度效应和工艺梯度效应的影响 6.2.2 连线时也要注意对称性 同一层金属 同样多的瞳孔 同样长的金属线 6.3 器件之间、模块之间，尽量让所有东西布局对称 7）信号线匹配 7.1 差分信号线，彼此靠近，相同长度 7.2 寄生效应相同，延迟时间常数相同，信号上升下降时间相同 8）器件尺寸的选择 8.1 相同的宽度 8.2 尺寸大些 8.2.1 工艺刻蚀偏差所占的比例小些
2.1器件 2.1.2 电阻 选择合适的类型，由电阻阻值、方块电
阻值，确定 W、L；R=L/W*R0
电阻类型
电阻版图
第二部分：版图设计基础
2.1器件 2.1.3 电容
1) 电容值计算C=L*W*C0 2) 电容分类：
poly电容 MIM电容 基于单位面积电容值 MOS电容 源漏接地，基于栅电容， C=W*L*Cox
IC模拟版图设计
第三部分：版图的准备 必要文件 设计规则 DRC文件 LVS文件
第三部分：版图的准备
1. 必要文件 PDK *.tf display.drf DRC LVS cds.lib .cdsenv .cdsinit

卜 丹
4
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｐｏｌｙ （多晶硅）：栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
5
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｎ Ｓｅｌｅｃｔ （Ｎ＋扩散）：源、漏
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
6
ＭＯＳ管版图的画法：ＮＭＯＳ
Ａｃｔｉｖｅ Ｃｏｎｔａｃｔ （有源区过孔）
《CMOS模拟集成电路设计》
卜 丹
31
双极型晶体管ＢＪＴ版图 ＮＰＮ
做发射区 做集电极欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
32
双极型晶体管ＢＪＴ版图 ＮＰＮ
做基区欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
33
双极型晶体管ＢＪＴ版图 ＮＰＮ
卜 丹
11
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｎ Ｗｅｌｌ （Ｎ 阱）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
12
ＭＯＳ管版图的画法：ＰＭＯＳ
Ａｃｔｉｖｅ （有源区）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
13
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｐｏｌｙ （多晶硅）：栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
26 Cox A

电源分布是版图设计中非常重要 的一个环节，它涉及到如何合理 地分布电源网络，以保证电路的
稳定性和性能。
常用的电源分布技术包括电源网 格、电源岛和电源总线等，这些 技术可以有效减小电源网络的阻
抗和减小电压降。
热设计
在模拟IC版图设计中，热设计 是一个不可忽视的环节，它涉 及到如何有效地散热和防止热 失效。
验证与测试
功能验证
通过仿真测试或实际测试，验证版图实现的电路功能是 否正确。
时序验证
检查电路时序是否满足设计要求，确保电路正常工作。
ABCD
性能测试
对版图实现的电路进行性能测试，包括参数、频率、功 耗等方面的测试。
可测性、可维护性和可靠性测试
对版图进行测试，验证其在测试、维修和可靠性方面的 表现是否符合要求。
02
模拟IC版图设计流程
电路设计
确定设计目标
根据项目需求，明确电路 的功能、性能指标和限制 条件。
选择合适的工艺
根据电路需求，选择合适 的工艺制程，确保电路性 能和可靠性。
电路原理图设计
使用电路设计软件，根据 电路功能和性能要求，设 计电路原理图。
参数提取与仿真验证
对电路原理图进行仿真验 证，提取关键参数，确保 电路性能满足设计要求。
版图布局
确定版图布局方案
模块划分与放置
根据电路原理图和工艺制程要求，确定合 理的版图布局方案。
将电路原理图划分为若干个模块，合理放 置在版图上，确保模块间的连接关系清晰 、简洁。
电源与地线设计
考虑可测性、可维护性和可靠性
合理规划电源和地线的分布，降低电源和 地线阻抗，提高电路性能。
在版图布局时，应考虑测试、维修和可靠 性等方面的需求。

模拟集成电路设计软件使用教程模拟集成电路设计软件实验教程月4年20061目录实验一自上而下(Top-Down)的电路设计 (3)Lab 1.1 启动软件 (3)Lab 1.2 自上而下的系统级仿真 (3)Lab 1.3 电路图输入 (7)Lab 1.4 模块的创建 (10)Lab 1.5 电源的创建 (12)Lab 1.6 建立运放测试电路 (14)实验二使用Spectre Direct进行模拟仿真 (17)Lab 2.1 运行仿真 (17)Lab 2.2 使用激励模板 (28)Lab 2.3 波形窗的使用 (32)Lab 2.4 保存仿真状态 (36)Lab 2.5 将仿真结果注释在电路图窗口 (37)2实验一自上而下(Top-Down)的电路设计Lab 1.1 启动软件实验目的:掌握如何启动模拟电路设计环境.实验步骤:1.进入Linux界面后,点击鼠标右键,选中New Terminal,则会弹出一个交互终端.2.进入教程所在目录后,输入命令cd Artist446 (注意:cd后必须有空格;命令行大小写敏感)3.在同一个交互终端内,输入命令icms &,在屏幕底部会出现一个命令交互窗(Command Interpreter Window,CIW).如果出现What's New窗口,可使用File-Close命令关闭.Lab 1.2 自上而下的系统级仿真实验目的:掌握如何对含AHDL模块的模块级设计进行仿真.实验步骤:1.在CIW中选择Tool-Library Manager,会弹出库管理器(Library Manager).2.在库管理器中,用鼠标左键选中training,则cell中会显示出training库中所有的cell;在training 的所有cell中用左键选中peakTestv;用鼠标中键(或右键)打开(open)view中的schematic.将会出现如下图所示的测试电路:3点击左当该模块四周出现一高亮黄色虚线框时,将鼠标置于图中peakDetectv模块上,3.. ,则模块四周线框变为白色实线框键选中该模块EditDesign-Hierarchy-Descend 设置Name将View ,,弹出Descend对话框4.选择:peakDetectv模块的电路图OK.为schematic,然后点击则出现除了电.nmos晶体管和一个电阻,,分析该电路图图中有两个运算放大器,两个二极管一个.编写的语言一种模拟所有其余的器件都是用器件阻和nmos,Verilog-A(HDL) 4使用Verilog-A语言支持自上而下的设计方法.,Design-Hierachy-Descend Edit,在peakDetectv电路图中的Ampv模块5.选中Descend对话框中将View Name设置为veriloga,点击OK.将出现文本编辑窗,可对窗内的文本进行编辑.退出该编辑窗可敲击键盘左上角的Esc键,然后在文本编辑窗中输入:q!,回车即可.Tool-Analog Environment,弹出模拟设计环境仿真在电路图窗口选择(Analog6.Design Environment Simulation)窗口,同时可再次弹出peakTestv电路图.7.在该仿真窗口中选择Setup-Simulator/Directory/Host;在随后出现的ChoosingSimulator对话框中,将仿真器(Simulator)设置为spectre,点击OK.8.在该仿真窗口中选择Setup-Model Libraries,弹出模型库建立(Models Library Setup)对话框;如图,在该对话框的Model Library File中如图输入后,点击Add,然后OK.图标,弹出Choosing Analyses框点击9.在该仿真窗口中,Choose Analysest;如图所示,选择tran和Enabled,截止时间写入390u;然后点击OK5Outputs-T o Be并在仿真窗口中选择peakDetectv的电路图,410.如步骤所示,打开左键选中图中,Plotted-Select On Schematic.按照电路图窗口底部的命令行提示这些被选中的连线会以特殊的的管脚相连的连线,vcontrol与标有vinput,vcap和.颜色显现出来注意在仿真窗口输出部分的更新信息是否如.点击Esc键将鼠标置于电路图窗口中11.,I54/vcontrol.vcontrol的名字是:下图所示信号或者可以点击右侧,Simulation-Netlist and Run12.在仿真窗口中选择开始仿真 6 图标,仿真成功后会自动输出如下曲线:Netlist and Run13.退出仿真窗口,选择Session-Quit.14.退出电路图窗口,选择Windou-Close;在弹出的Save Change 框中点击No.15.在被仿真环境激活的窗口中,选择File-Close Window,退出仿真环境.Lab 1.3 电路图输入实验目的:掌握如何创建一个库,如何创建一个双极CMOS(Bi-CMOS)运算放大器.实验步骤:1.在CIW窗口中,选择File-New-Library;在弹出的New Library 框中,确认Directory下的路径被设置为~/Artist446(~可以被扩展为绝对路径),并选择Don't need atechfile,如图所示:。

2024/8/28
共88页
31
版图设计
2024/8/28
共88页
32
版图设计要点
版图设计要按照一定的设计规则与电气规则进行 , 这些规则文件可以在smic提供的pdk（process design kit）中查找到, 最小线宽, 最小间距, 最小 包围, 最小覆盖。。。
共88页
15
四、模拟仿真的设置(重点)
Composerschamatic界面中 的Tools → Analog Environment项可 以打开Analog Design Environment 窗口, 如右图所示。
2024/8/28
共88页
16
Analog Design Simulation菜单介绍
Layout （View）
Verilog
Library,Cell以及View的关系
1、library(库)的地位相当于文件夹，它用来存 放一整个设计的所有数据，包括子单元（cell） 以及子单元（cell）中的多种视图（view）。 新建库时注意选择链接所用工艺pdk的techfile。
2、Cell（单元）可以是一个简单的单元，像一 个与非门，也可以是比较复杂的单元（由 symbol搭建而成）。
7.流片（gdsii）
2024/8/28
ห้องสมุดไป่ตู้
共88页
2
Cadence中Spectre的模拟仿真
1、进入Cadence软件包 2、建立可进行SPECTRE模拟的单元文件 3、编辑可进行SPECTRE模拟的单元文件 4、模拟仿真的设置(重点) 5、模拟仿真结果的显示以及处理 6.分模块模拟(建立子模块) 7、运算放大器仿真实例
仿真要跑通这15种情况才能进行后端设计

CMOS模拟集成电路版图设计课程大纲第一讲CMOS模拟集成电路版图基础⏹CMOS模拟版图概述⏹CMOS模拟集成电路版图的定义⏹CMOS模拟集成电路版图设计流程❑版图规划❑版图设计实现❑版图验证❑版图完成⏹CMOS模拟集成电路版图设计工具第二讲模拟集成电路版图器件与互连⏹概述⏹器件❑MOS管❑电阻❑电容❑电感❑三极管⏹互连❑金属（第一层金属，第二层金属……）❑通孔第三讲寄生参数⏹概述⏹寄生电容⏹线电阻压降（IR drop）⏹寄生电感⏹连线寄生模型⏹MOS管寄生效应第四讲器件匹配⏹概述⏹指状交叉法线⏹共质心法⏹虚拟器件⏹MOS晶体管匹配⏹电阻匹配⏹电容匹配⏹差分线布线⏹器件匹配总则第五讲设计规则⏹概述⏹工艺库中各类器件的层信息⏹设计规则细则⏹工业标准的基本数据格式第六讲验证⏹设计规则检查（DRC）Design Rule Check⏹版图与电路图的对照（LVS）Layout Versus Schematic⏹电气规则检查（ERC）Electrical Rule Check⏹天线规则检查（ANT）⏹静电放电检查（ESD）第七讲可靠性设计⏹天线效应⏹闩锁效应⏹静电放电保护（Electro-Static Discharge ，ESD）⏹数模混合集成电路版图设计第八讲工艺设计工具包（PDK）⏹ 1.PDK名称的涵义⏹ 2.PDK中包含的内容● 2.1 IO lib2.1.1 GDS文件的导入操作2.1.2 网表导入2.1.3 IO使用文档介绍● 2.2 SMIC_13_PDK_v2.6_20142.2.1 Smic13mmrf_1233文件夹2.2.2 model 文件夹2.2.3 Calibre 文件夹● 2.3 SMIC_13_TF_LG_LIST_2014122.3.1 Standard cell Timing lib2.3.2 Calview.cellmap2.3.3 Standard cell netlist及网表导入操作2.3.4 Ant rule （天线规则）第九讲Cadence spectre概述与操作界面⏹Cadence spectre 概述⏹Cadence spectre的特点⏹Cadence spectre的仿真设计方法⏹Cadence spectre与其他EDA软件的连接⏹Cadence spectre的基本操作第十讲Spectre窗口和库元件⏹模拟设计环境（Analog Design Environment）⏹波形显示窗口（Waveform）⏹波形计算器（Waveform Calculator）⏹Spectre库中的基本器件第十讲Cadence Virtuoso版图设计工具⏹Cadence Virtuoso概述⏹Virtuoso 界面介绍⏹Virtuoso 基本操作第十一讲Mentor Calibre版图验证工具⏹Mentor Calibre版图验证工具概述⏹Mentor Calibre版图验证工具调用⏹Mentor Calibre DRC验证⏹Mentor Calibre LVS验证⏹Mentor Calibre寄生参数提取(PEX)第十二讲版图设计与验证流程实例⏹设计环境准备⏹反相器链电路的建立和前仿真⏹反相器链版图设计⏹反相器链版图验证与参数提取⏹反相器链电路后仿真⏹输入输出单元环设计⏹主体电路版图与输入输出单元环的连接⏹导出GDSII文件。

版图模拟集成电路版图设计工作流程
一、设计准备阶段
1.收集设计需求和规格
2.确定版图设计工具
（1）选择合适的版图设计软件
（2）熟悉工具操作方法
二、布局设计
1.绘制整体版图布局
（1）放置主要功能模块
（2）确定连线路径和间距
2.设计外围器件布局
（1）放置电容、电阻等器件
（2）保证布局紧凑和良好连接
三、器件布线
1.连接器件引脚
（1）确定引脚连接顺序
（2）绘制连线路径
2.优化布线
（1）考虑信号传输和功耗（2）调整布线路径提高性能
四、特殊器件设计
1.设计特殊功能模块
（1）绘制模拟电路部分（2）完成数字逻辑设计
2.验证特殊器件功能
（1）模拟仿真验证
（2）数字仿真测试
五、验证与调试
1.进行版图验证
（1）检查器件连接和间距（2）确保布局符合设计规范2.仿真验证
（1）电气仿真测试
（2）时序分析和功耗测试
六、提交版图
1.准备版图文件
（1）导出版图文件格式
（2）打包必要设计文件2.提交给布局工程师（1）交流设计细节和要求（2）确认后提交版图。

实验38 模拟集成电路的版图设计模拟集成电路设计是现代集成电路设计的重要组成部分。

模拟集成电路的版图设计是模拟集成电路设计环节中的重要关键环节。

模拟集成电路版图设计的优劣直接影响着整个集成电路的性能和设计的成败。

本实验要求学生在系统地学习了《半导体物理》、《场效应器件物理》、《模拟集成电路设计》和《集成电路制造技术》等专业知识的基础上，使用Tanner公司设计开发的集成电路版图设计工具Ledit软件，独立完成CMOS模拟集成电路单元的版图设计和布局工作，提高模拟集成电路版图设计和布局能力，强化对模拟集成电路制造技术的理解和知识运用能力，培养学生初步的模拟集成电路版图设计能力。

一、实验原理1. 模拟集成电路版图中的器件与设计规则在模拟集成电路中，主要器件有NMOS、PMOS、NPN和PNP晶体管，二极管、电阻和电容等。

这些器件在Ledit软件中，实现的方法存在较大差异，但都是遵循器件的定义实现的。

器件的定义存储在以.ext为后缀的器件萃取文件中。

在Ledit软件环境下，P型衬底N阱CMOS 2P2M工艺下(两层多晶两层金属)，模拟集成电路版图中器件的设计规则，除去与数字集成电路版图设计中通用的规则外，主要还有：NPN、PNP晶体管设计规则、电容设计规则和电阻设计规则等，表38.1中摘录了这些规则中的部分内容。

使用这些设计规则可以实现NPN、PNP、MOS电容和电阻等器件版图。

=1.0μm部分设计规则表38.1 P型衬底N阱CMOS工艺下，182在绘制模拟集成电路版图时，所绘制的各种基本图形尺寸不能小于这些设计规则要求的尺寸，否则将导致设计规则错误。

在Ledit软件环境下，完成设计规则检查的功能称为设计规则检查（Design Rule Check，DRC）。

在集成电路版图绘制过程中，需要经常性地使用DRC功能来检查版图是否存在错误，这样做可以避免同时有太多违反设计规则的错误产生，决定着版图的完成效率和完成质量。

GND
S
G
D
P+
N+ N+
RSub
NPN
P-Sub
G S
D
P+
P+
PNP
VDD
N+
RWell
N-well
2022/3/19
项目6 模拟集成电路版图设计
任务6.1 模拟版图设计技术
（5）闩锁效应 闩锁效应通常会导致电路功能失效，严重时可烧毁芯片，避免闩锁效应的方法主要由以下几种： ➢ 在CMOS的有源区周围增加尽可能多的接触孔，降低寄生电阻电容值。 ➢ 衬底接触孔和阱接触孔应尽量靠近源区，以降低阱电阻和衬底电阻的阻值。 ➢ 将PMOS尽量远离NMOS以增大PNPN结的导通电压，或使NMOS尽量靠近GND，PMOS尽量靠近VDD， 降低闩锁发生几率。 ➢ 电源线和地线防止闩锁的设计：加粗电源线和地线；采用接相关衬底的环形VDD电源线；增加VDD和 GND接触孔，并加大接触面积。 ➢ 使用保护环。
2022/3/19
项目6 模拟集成电路版图设计
任务6.1 模拟版图设计技术
（3）寄生效应
在芯片中，所有器件包括金属连线在内都会由于接触或层叠等原因在器件周围产生寄生电阻和电容，并影 响电路的实际性能。这些寄生的电阻和电容通常由器件的几何尺寸决定，因此降低线宽可以明显降低寄生影 响。比如MOS管器件，降低沟道长度可以减小寄生电阻和电容，但同时也会带来短沟道效应。 ➢ 寄生电容
金属布线之间（同布线层或不同布线层）、金属布线与衬底之间都存在平面电容；上层布线到下层布线、 下层布线到衬底之间存在边缘电容。 减少寄生电容的方法：布线尽可能短。选择金属层。布线避开电路单元。 ➢ 寄生电阻
每一条布线都存在寄生电阻。为了降低寄生电阻，需要使用最厚的金属布线层。一般情况下，越厚的金属 布线具有越小的方块电阻。如果遇到相同的金属布线层厚度，可以用几层相邻金属布线重叠形成并联结构， 可以减小寄生电阻。 ➢ MOS器件寄生参数 MOS管器件本身存在两种寄生分布电容：掺杂电容和栅电容。

Hspice: 作为业界标准的电路仿真工具，它自带了许多器 件模型，包括小尺寸的MOSFET和MESFET。Cadence提 供了hspice的基本元件库并提供了与Hspice的全面的接口。
Spectre: 由Cadence开发的电路仿真器，在SPICE的基础 上进行了改进，使得计算的速度更快，收敛性能更好。
2019/11/15
共88页
29
其它有关的菜单项（1）
Tools/Parametric Analysis
它提供了一种很重要的分析方法——参量分 析的方法，也即参量扫描。可以对温度，用 户自定义的变量（variables）进行扫描，从 而找出最合适的值。
2019/11/15
共88页
30
其它有关的菜单项（2）
举个例子：标识3db的点，我们用到的表达式如下： bandwidth（VF(“/Out)，3，“low”）。
需要注意的是：表达式一般都是通过计算器（caculator）输入的。Cadance 自带的计算器功能强大，除了输入一些普通表达式以外，还自带有一些特殊
表达式，如bandwidth、average等等。
2019/11/15
共88页
6
一、进入Cadence软件包
方法一
安装并运行exeed软件， 使用putty软件（缘网下 载），在Host name处填 工作站地址，端口默认， 协议（protocol）选SSH， 如图所示，然后点击 Open。
2019/11/15
共88页
7
1、键入用户名和密码， 在提示符处键入: source/opt/demo/cds. env(回车)
口
退出
23
Setup菜单
Setup菜单