当前位置：文档之家 › 数字电子技术第五章 时序逻辑电路4计数器

数字电子技术第五章 时序逻辑电路4计数器

  • 格式：ppt
  • 大小：654.55 KB
  • 文档页数：18

下载文档原格式

  / 18

合集下载

王海光数字电子技术基础 第5章 时序逻辑电路

王海光数字电子技术基础 第5章 时序逻辑电路

与触发器的对应关系，还应给出排序示范
图 （ 如 图 5.1.2 示 范 图 圆 圈 中 标 注 的 Q3Q2Q1 ），对含多个输入输出端的时序
电路，也应在示范图中标出（如图5.1.2中
指向线上标注的/Y）。
5.1.1 时序逻辑电路的人工分析
（5）电路功能判断说明。
对电路功能的判断应结合输入输出信号的具体物理含义来
5.1.1 时序逻辑电路的人工分析
*二、异步时序逻辑电路的分析
与同步时序电路不同的是，异步时序电路中的所有触发 器并非由同一时钟源触发，所以在根据电路的现态计算电路 的次态时，应特别注意各个触发器的时钟条件是否具备。只 有时钟条件具备的触发器才会按状态方程描述的逻辑关系转
换成次态，否则将维持现态不变。为此在分析异步时序电路
组合逻辑电路
Y1 Yj
Z Zk 存储电路
图5.0.1 时序逻辑电路结构示意框图
这四种信号之间的逻辑关系可用以下三个向量函数表示： 输出方程：Y（tn）=F1[X（tn），Q（tn）]
驱动方程：Z（tn）=F2[X（tn），Q（tn）]
状态方程： Q（tn+1）=F3[Z（tn），Q（tn）] 式中tn、tn+1是对电路进行考察的两个相邻的离散时间。
5.1.1 时序逻辑电路的人工分析
一、同步时序逻辑电路的分析 导出同步时序电路的状态转换表、状态转换图和时序波 形图，判断时序电路逻辑功能的通常步骤：
1．根据给定的时序电路列出电路的输出方程和驱动方程组。 2．将各个驱动方程代入对应触发器的特性方程得到整个时序 电路的状态方程组。 3．根据电路的状态方程组计算列出电路的状态转换表。 4．根据电路的状态转换表画出状态转换图或时序波形图。 5．根据状态转换图或时序波形图说明电路的逻辑功能，判断 电路能否自启动。

《数字电子技术》知识点[整理]

《数字电子技术》知识点[整理]

20XXKnowledge Points知识点汇编《数字电子技能》知识点第1章数字逻辑根底1．数字信号、模仿信号的界说2．数字电路的分类3．数制、编码其及转化要求：能娴熟在10进制、2进制、8进制、16进制、8421BCD之间进行彼此转化。

举例1：（37.25）10= ( )2= ( )16= ( )8421BCD解：（37.25）10= (100101.01)2= ( 25.4)16= (00110111.00100101)8421BCD4．根本逻辑运算的特色与运算：见零为零，全1为1；或运算：见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算：相异为1，相同为零；同或运算：相同为1，相异为零；非运算：零变 1， 1变零；要求：娴熟运用上述逻辑运算。

5．数字电路逻辑功用的几种表明办法及彼此转化。

①真值表（组合逻辑电路）或状况转化真值表（时序逻辑电路）：是由变量的一切或许取值组合及其对应的函数值所构成的表格。

②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。

③卡诺图：是由表明变量的一切或许取值组合的小方格所构成的图形。

④逻辑图：是由表明逻辑运算的逻辑符号所构成的图形。

⑤波形图或时序图：是由输入变量的一切或许取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。

⑥状况图（只需时序电路才有）：描绘时序逻辑电路的状况转化联系及转化条件的图形称为状况图。

要求：把握这五种（对组合逻辑电路）或六种（对时序逻辑电路）办法之间的彼此转化。

6．逻辑代数运算的根本规矩①反演规矩：关于任何一个逻辑表达式Y，假如将表达式中的一切“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式便是函数Y的反函数Y（或称补函数）。

这个规矩称为反演规矩。

②对偶规矩：关于任何一个逻辑表达式Y，假如将表达式中的一切“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量坚持不变，则可得到的一个新的函数表达式Y＇，Y＇称为函Y的对偶函数。

数字电子技术》电子教案

数字电子技术》电子教案

《数字电子技术》电子教案第一章：数字电路基础1.1 数字电路概述数字电路的基本概念数字电路的特点数字电路的应用领域1.2 数字逻辑基础逻辑门逻辑函数逻辑代数1.3 数字电路的表示方法逻辑电路图真值表卡诺图第二章：组合逻辑电路2.1 组合逻辑电路概述组合逻辑电路的定义组合逻辑电路的特点组合逻辑电路的应用2.2 常见的组合逻辑电路编码器译码器多路选择器算术逻辑单元2.3 组合逻辑电路的设计方法最小化方法卡诺图化简法逻辑函数的优化第三章：时序逻辑电路3.1 时序逻辑电路概述时序逻辑电路的定义时序逻辑电路的特点时序逻辑电路的应用3.2 常见的时序逻辑电路触发器计数器寄存器移位寄存器3.3 时序逻辑电路的设计方法时序逻辑电路的建模状态编码的设计时序逻辑电路的仿真第四章：数字电路的设计与仿真4.1 数字电路设计流程需求分析逻辑设计电路实现测试与验证4.2 数字电路仿真技术数字电路仿真原理常用仿真工具仿真举例4.3 数字电路的测试与维护数字电路测试方法故障诊断与定位数字电路的维护与优化第五章：数字系统的应用5.1 数字系统概述数字系统的定义数字系统的特点数字系统的应用领域5.2 数字系统的设计方法数字系统设计流程数字系统模块划分数字系统的设计工具5.3 数字系统的应用实例数字控制系统数字通信系统数字音频处理系统第六章：数字集成电路6.1 数字集成电路概述数字集成电路的分类数字集成电路的优点数字集成电路的应用6.2 集成电路的制造工艺晶圆制造集成电路布局布线集成电路的封装与测试6.3 常见数字集成电路MOSFETCMOS逻辑门集成电路的封装类型第七章：数字信号处理器（DSP）7.1 数字信号处理器概述数字信号处理器的定义数字信号处理器的特点数字信号处理器的应用7.2 数字信号处理器的结构与工作原理中央处理单元（CPU）存储器输入/输出接口7.3 数字信号处理器的编程与开发编程语言开发工具与环境编程举例第八章：数字系统的可靠性8.1 数字系统的可靠性概述数字系统可靠性的重要性影响数字系统可靠性的因素数字系统可靠性评估方法8.2 数字系统的容错技术冗余设计容错算法故障检测与恢复8.3 数字系统的可靠性测试与验证可靠性测试方法可靠性测试指标可靠性验证实例第九章：数字电子技术的创新与应用9.1 数字电子技术的创新新型数字电路技术数字电子技术的研究热点数字电子技术的未来发展趋势9.2 数字电子技术的应用领域物联网生物医学工程9.3 数字电子技术的产业现状与展望数字电子技术产业概述我国数字电子技术产业发展现状数字电子技术的市场前景第十章：综合实践项目10.1 综合实践项目概述项目目的与意义项目内容与要求项目评价与反馈10.2 综合实践项目案例数字频率计的设计与实现数字音调发生器的设计与实现数字控制系统的设计与实现10.3 项目实施与指导项目实施流程项目指导与支持项目成果展示与讨论重点和难点解析1. 数字电路基础：理解数字电路的基本概念、特点及应用领域，掌握逻辑门、逻辑函数和逻辑代数的基础知识，熟悉数字电路的表示方法。

数字电子技术基础知识点总结

数字电子技术基础知识点总结

时序逻辑电路分析的一般步骤 :
1. 观察电路的结构，确定电路是同步时序逻辑电路还是 异步时序逻辑电路，是米里型电路还是莫尔型电路。
2. 根据给定的时序电路图,写出下列各逻辑方程式：
(1) 写出各触发器的时钟方程。 (2) 写出时序逻辑电路的输出方程。 (3) 写出各触发器的驱动方程。 (4) 将各触发器的驱动方程代入其特性方程，求得各触发器的次态方 程.
Rb
1
20kΩ
+VCC（ +12V ） RC 1kΩ
3
VO
β=50
2
（a）
（b）
（c）
R b1
1
15kΩ
R b2 51kΩ
+VCC （+12V ） RC 1kΩ
V
3
O
β=50
2
5V
R b1
1
15kΩ R b2
51kΩ
+VCC （+15V ） RC 2kΩ
V
3
O
β=50
2
-3V （d）
-3V （e）
基本定律和恒等式
第四章 触发器
基本要求 1.熟练掌握各类触发器的逻辑功能（功能表、特性方 程、状态转换图、驱动表）。 2. 熟练掌握各种不同结构的触发器的触发特点，并能 够熟练画出工作波形。 3.熟悉触发器的主要参数。 4.熟悉各类触发器间的相互转换。 5.了解各类触发器的结构和工作原理。
1 写出图示各电路的状态方程。
5. 根据逻辑函数 表达式画出逻辑 电路图。
第三章 组合逻辑模块及其应用
基本要求 1.熟练掌握译码器、编码器、数据选择器、数值比 较器的逻辑功能及常用中规模集成电路的应用。 2.熟练掌握半加器、全加器的逻辑功能，设计方法。 3.正确理解以下基本概念：

《数字电子技术与接口技术试验教程》课件第5章

《数字电子技术与接口技术试验教程》课件第5章
8
第5章 基于HDL的时序逻辑电路实验
图5-2 边沿D触发器的仿真结果
9
第5章 基于HDL的时序逻辑电路实验 (2) 边沿D触发器的VHDL源代码如下：
--Behavioral D Flip-Flop with Clock Enable and Asynchronous Reset
entity Dflipflop is Port (D,clk,rst,ce : in STD_LOGIC; Q : out STD_LOGIC);
architecture Behavioral of DFF is begin
process(clk, rst,D) begin
if (CLK'event and CLK='1') then if rst ='1' then Q <= '0'; else Q<=D; end if;
end if; end process; end Behavioral;
end if; end process; end Behavioral;
13
第5章 基于HDL的时序逻辑电路实验
(3) 带有置位和清零端的边沿D触发器的约束文件规定
如下：
#Basys2约束文件： NET "clk" LOC ="B8"; //时钟
#Basys2约束文件： NET "clk" LOC ="B8"; //时钟
end Dflipflop;
architecture Behavioral of Dflipflop is begin
process(clk, rst,D,ce)

数字电子技术时序逻辑电路

数字电子技术时序逻辑电路

PPT文档演模板
数字电子技术时序逻辑电路
PPT文档演模板
图5-3 4位寄存器74LS175的逻辑图
数字电子技术时序逻辑电路
2. 移位寄存器 移位寄存器不仅具有存储的功能，而且还有移位功能，可以 用于实现串、并行数据转换。如图5-4所示为4位移位寄存器 的逻辑图。
PPT文档演模板
数字电子技术时序逻辑电路
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
PPT文档演模板
数字电子技术时序逻辑电路
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
PPT文档演模板
数字电子技术时序逻辑电路
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
数字电子技术时序逻辑电路
PPT文档演模板
图5-5 同步二进制加法计数器的数时字电序子图技术时序逻辑电路
PPT文档演模板
图5-8 同步4位二进制加法计数器74LS16数1字的电逻子技辑术图时序逻辑电路
表5-1 同步4位二进制加法计数器74LS161的功能表
PPT文档演模板
数字电子技术时序逻辑电路
写驱动方程：
写状态方程：
PPT文档演模板
数字电子技术时序逻辑电路
列状态转换表：
PPT文档演模板
数字电子技术时序逻辑电路
画状态转换图：
PPT文档演模板
数字电子技术时序逻辑电路
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
PPT文档演模板
图5-2 双2位寄存器74LS75的逻辑图

(完整版)数字电子技术课程标准

(完整版)数字电子技术课程标准

《数字电子技术》课程标准一、课程简介（一）课程性质《数字电子技术》基础课程是电气工程及其自动化专业本科生在电子技术方面入门性质的技术基础课，具有自身的体系和很强的实践性。

本课程通过对常用电子器件、数字电路及其系统的分析和设计的学习，使学生获得数字电子技术方面的基本知识、基本理论和基本技能，为深入学习数字电子技术及其在专业中的应用打好基础。

本课程在第三学期开设，其前导课程是《高等数学》、《电路原理》、《模拟电子技术》，后续课程是《单片机接口技术》、《电气控制与PLC》等。

（二）课程任务本课程的主要任务是使学生掌握数字电路与系统的工作原理和分析设计方法；学会使用标准的集成电路和高密度可编程逻辑器件，掌握数字系统的基本设计方法，为进一步学习各种超大规模集成电路的系统设计打下基础。

二、课程目标和能力培养（一）总体目标使学生掌握数字电子技术的基本原理、基本理论、基本知识，具有较强的实验技能，对学生进行电子设计能力训练，为学习后续专业课程准备必要的知识，并为今后从事有关实际工作奠定必要的基础。

在学习中认识电子技术对现代科学技术重大影响和各种应用，了解并适当涉及正在发展的学科前沿。

（二）具体目标1.知识目标●掌握常用计数进制和常用BCD码；●掌握逻辑函数及其化简；●掌握TTL门电路、CMOS门电路的特点和常用参数；●理解常用组合逻辑电路的原理，掌握其功能；●理解JK触发器和D触发器的工作原理，掌握其逻辑功能；●理解常用时序逻辑电路的原理，掌握其功能；●掌握555集成定时器的工作原理和逻辑功能。

2.能力目标●能正确使用各种类型的集成门电路，并能利用集成门电路制作成一定功能的组合逻辑电路；●能正确使用常用的中规模组合逻辑电路；●会使用触发器、寄存器、移位寄存器和常用的中规模集成计数器；●能借助于仪器仪表，对小型数字系统的故障进行检测和维修；3.素质目标●专业与敬业精神●养成诚实、守信、吃苦耐劳的品德；●养成善于动脑，勤于思考，及时发现问题的学习习惯；●养成踏实肯干、勤学好问的工作习惯；●具有善于和客户沟通和公司工作人员共事的团队意识，能进行良好的团队合作；●养成爱护工具设备、保护环境良好习惯。

(完整版)《数字电子技术》知识点

(完整版)《数字电子技术》知识点

《数字电子技术》知识点第1章 数字逻辑基础1．数字信号、模拟信号的定义2．数字电路的分类3．数制、编码其及转换要求：能熟练在10进制、2进制、8进制、16进制、8421BCD 之间进行相互转换。

举例1：（37.25）10= ( )2= ( )16= ( )8421BCD 解：（37.25）10= (100101.01)2= ( 25.4)16= (00110111.00100101)8421BCD 4．基本逻辑运算的特点与运算：见零为零，全1为1；或运算：见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算：相异为1，相同为零；同或运算：相同为1，相异为零；非运算：零变 1， 1变零；要求：熟练应用上述逻辑运算。

5．数字电路逻辑功能的几种表示方法及相互转换。

①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。

②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。

③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。

④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。

⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。

⑥状态图（只有时序电路才有）：描述时序逻辑电路的状态转换关系及转换条件的图形称为状态图。

要求：掌握这五种（对组合逻辑电路）或六种（对时序逻辑电路）方法之间的相互转换。

6．逻辑代数运算的基本规则①反演规则：对于任何一个逻辑表达式Y ，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y 的反函数Y （或称补函数）。

这个规则称为反演规则。

②对偶规则：对于任何一个逻辑表达式Y ，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y ＇，Y ＇称为函Y 的对偶函数。

数字电子技术 第5章 时序逻辑电路的分析

数字电子技术 第5章 时序逻辑电路的分析

40
5.8异步计数器
1.异步计数器的概念：异步计数器中的 触发器不会同时改变状态，因为它们没 有共同的时钟脉冲
41
2. 三位异步二进制计数器
42
波形图
Q0:2分频 Q1:4分频 Q2:8分频
Q0 Q1’ Q2
43
3.四位异步十进制计数器
1 CP 2 3 4 5 6 7 8 9 10
起译码 作用
电路分析： Di输入的数据，在cp 上升沿作用下,逐位 向左移动，经过4个 脉冲，将把输入的第 1个数传送到输出D0。
电压波形
34
5.5.MSI移位寄存器
M=0 M=1
串行输出
74LS95右移 移位寄存器
并 行 输 出
(1)电路形式：电路接成串行移位右移，并行输入，并行输出。 (2)工作原理：当方式控制M=1时，允许数据以并行方式输入，在cp2作用下，并 行存入J-K FF，并以并行方式输出Data.Q0~Q3。当M=0时，并行输入被禁止， 允许串行输入到J-K FF，在cp1作用下逐位右移。
1
1
1
1
4位异步二进制计数器(74LS93)
电路特点： 74LS93是一个MSI.模2×8进制计数器。从电路形式上看，第1 个FF为2进制，第2~4个FF是8进制计数器。采用两个时钟脉冲 CPA，CPB，有2个复位输入端，为方便灵活使用。
46
74LS93应用
用74LS93构成模16计数器。 将QA(第一级FF输出)作为CPB 使用，成为模16计数器。
(4)将驱动方程分别代入J-K FF的特性方程：
001 000 (2)时序电路的输出为Q3Q2Q1
(3)各FF的驱动方程： J1=Q3 K1=1 J2=1 K2=1 J3=Q2Q1 K3=1

数字电子技术 第5章

数字电子技术 第5章

锁存器电路图
(1)
E CP 1D 1
(11) 1
C1
(3)
1D Q
C1
EN
(2) 1Q
1
EN
(4) 2D
1D C1 Q
(5) 2 Q
1
EN
(6)
D
3Q
1
＆ ≥1 Q
(7) 3D
19) 4 Q
1D C1
Q
1
＆ ≥1
(12)
Q
5Q
EN
5D
(13)
1D C1 Q
1
CP
图5-13 一位D锁存器逻辑图
EN
(15)
6D
(14)
6Q
1D C1
Q
1
EN
(16)
7D
(17)
1D C1
Q
1
7Q
EN
8D
(18)
(19)
1D
Q
1
8Q
（3）移位寄存器
移位寄存器不仅可以存储代码，还可以将代码移位。 ⑴四位右移移位寄存器的原理：
并行输出
Q0 DI FF0 1D Q C1 CP FF1 1D Q1 FF2 1D Q C1 Q2 FF3 1D C1 Q Q3 DO
表5-4 74194的工作状态表
Rd
0 1 1 1 1
S1 S0 × 0 0 1 1 × 0 1 0 1
工作状态 清零 保持 右移 左移 送数
CP A
＆ ＆ ＆ ＆ ＆ ＆ ＆
1
并行输出
FA QA Q 1 FB QB Q 1 1S C1 1R R FC Q C Q 1 FD QD Q 1S C1 1R R
74161的逻辑符号

数字电子技术课后习题答案

数字电子技术课后习题答案

ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q

第5章 时序逻辑电路

第5章 时序逻辑电路

第5章 时序逻辑电路 ①时钟方程：
CP0=CP
n Z Q1n Q0
CP1=Q0
②输出方程：
③各触发器的驱动方程：
n D0 Q0
D1 Q1n
（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态 方程：
Q0
Q1
现 0 1 1 0 态 0 1 0 1
n 1
n D0 Q0
（CP由0→1时此式有效） （Q0由0→1时此式有效）
/0
001
/0 010 /0
011 /0
/Y
6） 时序图
CP Q1 Q2 Q3 1 2
/1 110 /0 101 /0 100
7、分析电路的功能 t
0 0
t
1 0
1 0
t
t t
随CP的输入，电路循 环输出七个稳定状态， 所以是七进制计数器。 Y端的输出是此七进制 计数器的进位脉冲。
8、检查自启动 由状态转换表知，此 电路能自启动。
的输入端。
Q0 串行 输出 D0 FF0 1D
∧
并
行 Q1
输 Q2
出 Q3 DI 串行 输入 Q
FF1 Q D1 1D
∧
FF2 Q D2 1D
∧
FF3 Q D3 1D
∧
C1
C1
C1
C1
R CP CR
R
R
R
2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制 端S便构成既可左移又可右移的双向移位寄存器。
Vcc Q0 Q1 Q2 Q3 CP
16 15 14 13 12 11
S1 S0
10 9
CP
Q 0Q 1 Q 2Q 3 74194 D 0 D 1 D2 D 3 S0 S1 DSL

数字电子技术第5章

数字电子技术第5章

（4）逻辑功能分析：当Q1Q0=11时，输出Z=1；当取 其它值时，输出Z=0；在一个循环过程中，Z=1只出现一次， 故为进位输出信号。所以，此电路是带进位输出的同步4 进制加法计数器电路。
EXIT EXIT
第5章 时序逻辑电路
分析举例
【例5.1.2】图所示电路是异步时序逻辑电路的逻辑图， 试分析它的逻辑功能。
3. 求出对应状态值
设电路初始状态为 Q3Q2Q1 Q0 =0000 当某触发器时钟 条件满足时，计算 其状态方程的值； 触发器时钟没有到 来时，则不用计算 其状态方程的值， 保持原有状态。
演 示 文 稿 Presentation
0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
EXIT EXIT
第5章 时序逻辑电路
画状态图和时序图
演 示 文 稿 Presentation
随着CP脉冲的递 1010至1111在 增，不论从电路输 计数循环外， 出的哪一个状态开 但可以进入计 始，触发器输出的 数循环，称为 变化都会进入同一 自启动 个循环过程
（4）逻辑功能分析：由状态图和时序图 可知，该电路是十进制计数器，或10分频器。
EXIT EXIT
第5章 时序逻辑电路
5.1.2 时序逻辑电路的分析方法
演 示 文 稿 Presentation
基本步骤：
1. 根据给定的电路，写出它的输出方程和驱动方程，并求 状态方程。 时序电路的输出逻辑表达式。 2. 列状态转换真值表。 各触发器输入信号的逻辑表达式。 将驱动方程代入相应触发器的特性方程中所得到的方程 3. 分析逻辑功能。 简称状态转换表，是反映电路状态转换的规律与条件的表格。 方法：将电路现态的各种取值代入状态方程和输 出方程进行计算，求出相应的次态和输出，从而列出 4. 根据状态转换真值表来说明电路逻辑功能。 画状态转换图和时序图。 状态转换表。 如现态起始值已给定，则从给定值开始计算。如 用圆圈及其内的标注表示电路的所有稳态， 没有给定，则可设定一个现态起始值依次进行计算。 在时钟脉冲 CP作用下，各触发器状态变化的波形图。 用箭头表示状态转换的方向，箭头旁的标注表示 状态转换的条件，从而得到的状态转换示意图。 EXIT EXIT

数字电子技术基础教学大纲

数字电子技术基础教学大纲

《数字电子技术基础》课程教学大纲（供五年制生物医学工程专业使用）医学信息学院智能医疗与物联网教研室编写2014年9月前言一、本课程的学科性质、学科主要内容及特点《数字电子技术》是电类各专业的一门必修技术基础课。

其任务是使学生掌握逻辑代数、组合逻辑电路、时序逻辑电路、A/D转换电路等的有关知识，从而为后续专业课打好基础。

通过本课程的学习，还要培养学生辩证唯物主义观点和辩证思维能力，实事求是的科学态度，分析和解决问题的能力及自学能力，为学习后续课程及从事实际工作作准备。

二、课程的学习要求通过本课程的学习，应使学生达到以下要求：1、掌握逻辑代数的基本知识；2、掌握门电路中半导体器件的开关特性，集成门电路的组成、工作原理及性能参数；3、掌握组合逻辑电路，尤其是集成组合逻辑电路的分类、逻辑功能分析及应用；4、掌握触发器和时序逻辑电路的组成、功能分析方法；5、掌握A/D、D/A转换电路的组成、工作原理及应用；6、培养学生独立分析和解决问题的能力；7、能够用计算机辅助电路分析；8、使学生掌握一定的实验技能。

课程的其余内容均作了解要求。

本大纲制订依据的教材是高等教育出版社出版的《数字电子技术基础》教程，再结合我校实际情况编写的。

参考书目1．余孟尝.《数字电子技术基础》第三版，高等教育出版社，1989出版2．沈尚贤.《电子技术导论上册》，高等教育出版社，1985出版3．康光华.《电子技术基础数字部分》,高等教育出版社，1988出版目录第一章逻辑代数基础第二章逻辑门电路第三章组合逻辑电路第四章触发器第五章时序逻辑电路第六章脉冲波形的产生与整形第七章数/模和模/数转换器第八章存储器和可编程逻辑器件第九章数字电路应用举例教学时数分配表（共72学时）教学内容理论课学时实验课学时第一章逻辑代数基础 9第二章逻辑门电路 6第三章组合逻辑电路 126第四章触发器 66第五章时序逻辑电路 126第六章脉冲的产生与整形 6第七章数/模和模/数转换电路 3合计 5418第一章逻辑代数基础一、目的要求1、掌握逻辑代数的基本概念、公式、定理及应用；2、掌握逻辑函数的5种表示方法及其特点；3、掌握逻辑函数5种表示方法之间的相互转换；4、掌握逻辑函数的公式化简法和卡诺图化简法。

数字电子技术基础简明教程教材教案

数字电子技术基础简明教程教材教案

数字电子技术基础简明教程教材教案
教材处理情况
补充更新的内容备注
具体教案
具体教案
具体教案
具体教案
具体教案
具体教案
具体教案
广东外语艺术职业学院
课程授课教案填写说明
1.存档教案要求一门课程一份，除了课后反思一栏要求每一位任课教师根据自己上课的情况填写外，其他内容可以是备课小组集体智慧的结晶，而且评估更注重集体备课、资源共享的情况。

2.课程名称请按《教学指导书》上的课程名称填写。

（以教务处网上发布的电子版《教学指导书》为准）
3.课程教案按开课学期分装成册并在封面注明是第几本和共几本。

4.课程类型请按《教学指导书》中的课程分类填写：公共类必修课/ 教育类必修课/学科类必修课/ 实践和研究课/ 公共类限选课/ 教育类限选课/学科类限选课/ 任选课。

5.授课教师请填写本学期本课程所有任课教师的姓名。

6.教材处理中的总体说明主要填写选用该教材的理由、该教材的主要特点。

7.教材处理情况中删减和补充的内容都必须写明变更的理由。

8.教材处理中的备注栏主要填写该课程选用的练习册、教参、教学辅助材料等。

9.具体教案要求以每一章节（课）为单位填写。

所制表格只是一个模板，特别是教学内容部分，不够填写的应根据实际情况增加页面将内容填写完整详尽。

实验五--时序逻辑电路实验报告

实验五--时序逻辑电路实验报告

实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。

2．掌握常用中规模集成计数器的逻辑功能和使用方法。

二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。

三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。

在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。

2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。

74LSl63是同步置数、同步清零的4位二进制加法计数器。

除清零为同步外，其他功能与74LSl61相同。

二者的外部引脚图也相同，如图5.1所示。

表5.1 74LSl61（74LS163）的功能表清零预置使能时钟预置数据输入输出工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D0 ××××（）××××0 0 0 0 异步清零1 0 ××D A D B D C D D D A D B D C D D同步置数1 1 0 ××××××保持数据保持1 1 ×0 ×××××保持数据保持1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。

第二类是由集成二进制计数器构成计数器。

第三类是由移位寄存器构成的移位寄存型计数器。

第一类，可利用时序逻辑电路的设计方法步骤进行设计。

数字电子技术》知识点

数字电子技术》知识点

《数字电子技术》知识点第1章数字逻辑基础1．数字信号、模拟信号的定义2．数字电路的分类3．数制、编码其及转换要求：能熟练在10进制、2进制、8进制、16进制、8421BCD之间进行相互转换。

举例1：（）10= ( )2= ( )16= ( )8421BCD解：（）10= 2= ( 16= 8421BCD4．基本逻辑运算的特点与运算：见零为零，全1为1；或运算：见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算：相异为1，相同为零；同或运算：相同为1，相异为零；非运算：零变1，1变零；要求：熟练应用上述逻辑运算。

5．数字电路逻辑功能的几种表示方法及相互转换。

①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。

②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。

③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。

④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。

⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。

⑥状态图（只有时序电路才有）：描述时序逻辑电路的状态转换关系及转换条件的图形称为状态图。

要求：掌握这五种（对组合逻辑电路）或六种（对时序逻辑电路）方法之间的相互转换。

6．逻辑代数运算的基本规则①反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。

这个规则称为反演规则。

②对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y＇，Y＇称为函Y 的对偶函数。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

３ 二进制同步可逆计数器 既能作加计数又能作减计数的计数器称为可逆计数器。
Q3
FF3 Q 1J
C1 1K R
∧ ≥1 ∧ ≥1 ∧ ≥1 ∧
Q2
FF2
&
Q 1J
C1
&
1K
R
Q1
FF1
&
Q 1J
C1
&
1K R
Q0
X 加/减
FF0
1
控制信号
&
&
Q 1J
C1
&
1K
R
CP 计数脉冲 CR 清零脉冲
当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端 相连，作加法计数。
0011
0100
0101
0110
0111
1000
异步计数器为串行计数器(或纹波计数器)．所以工作速度较低。 为了提高计数速度，可采用同步计数器。
用JK触发器和D触发器可以很方便的组成二进制异步 计数器。
方法为：
先将触发器接成T’触发器，然后根据加、减计数方 式及触发器为上升沿还是下降沿触发来决定各触发器之间 的连接方式。
用“观察法”作出该电路的时序波形图和状态图。
CP Q0 Q1 Q2 Q3
由状态图可见，从初态0000（由清零脉冲所置）开始，每输入一个计数脉 冲，计数器的状态按二进制加法规律加1，所以是二进制加法计数器（4位）。
由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期 的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。
对于加计数器，上升沿触发，则应将低位触发器的Q端 与相邻高位触发器的CP相连；下降沿触发，将低位触发器 的Q端与相邻高位触发器的CP相连。
对于减计数器，连接方式与加计数器相反。
（二）二进制同步计数器
１二进制同步加法计数器
用“观察法”设计电路：
因为是“同步”方式， 所以将所有触发器的 CP端连在一起，接计 数脉冲。
工作原理：D触发器也都接成T’触发器。 由于是上升沿触发，则应将低位触发器的Q端与相邻高位
触发器的时钟脉冲输入端相连，即从Q端取借位信号。
二进制异步减法计数器的时序波形图和状态图。
CP Q0 Q1 Q2 Q3
Q3Q2Q1Q0
0000
1111
1110
1101
1100
1011
1010
1001
0001
0010
FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选J1=K1= Q0 。
FF2：当Q0Q1=1时，来一个CP，向相反的状态翻转一次。所以选J2=K2=
Q0Q1 FF3： 当Q0Q1Q3=1时，来一个CP向相反的状态翻转一次。所以选J3=K3= Q0Q1Q3
２ 二进制同步减法计数器
计数脉冲 序号
然后分析状态图， 选择适当的JK信号。
∧ ∧ ∧ ∧
Q3
Q2
FF3
Q 1J & C1
1K & R
FF2
Q 1J & C1 1K & R
Q1
FF1 Q 1J
C1 1K R
Q0
1 FF0
Q 1J C1 1K R
FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。
CP 计数脉冲 CR 清零脉冲
∧ ∧ ∧ ∧
1
2
3
4
5
6
7
8
9
CP
Q0 Q1 Q2 Q3
1
CP 计数脉冲
CR 清零脉冲
10
概述
1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也
可用于分频、定时、产生节拍脉冲和脉冲序列及进行数 字运算等等。
2、计数器的分类
•按脉冲输入方式，分为同步和异步计数器 •按进位体制，分为二进制、十进制和任意进制计数器 •按逻辑功能，分为加法、减法和可逆计数器
一、二进制计数器
（一）二进制异步计数器 1 二进制异步加法计数器（4位）
∧ ∧ ∧ ∧
Q3
Q2
FF3
Q 1J & C1 1K R
FF2
Q 1J & C1 1K & R
Q1
FF1 Q 1J &
C1 1K R
Q0
1
FF0 Q 1J
C1 1K R
CP 计数脉冲 CR 清零脉冲
Q3Q2Q1Q0
1010
1011
1100
1110
1111
0000
1
CP Q0 Q1 Q2 Q3
1001
当控制信号X=0时，FF1～FF3中的各J、K端分别与低位各触发器的
Q 端相连，作减法计数。
二、非二进制计数器
N进制计数器又称模N计数器。
当N=2n时，就是前面讨论的n位二进制计数器； 当N≠2n时，为非二进制计数器。非二进制计
数器中最常用的是十进制计数器。
（一） 8421BCD码同步十进制加法计数器
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
电路状态
Q3 Q2 Q1 Q0
0000 1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000
等效十进 制数
0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
异步二进制计数器结构简单，改变级联触发
器的个数，可以很方便地改变二进制计2n计数
器，或2n分频器。
２ 二进制异步减法计数器
∧ ∧ ∧ ∧
Q3
FF3
R Q
C1
Q3
1D
Q2
FF2
R Q
C1
Q2
1D
Q1
FF1
R Q
C1
Q1
1D
Q0
FF0
R Q
C1
Q0
1D
CR 清零脉冲 CP 计数脉冲
∧ ∧ ∧ ∧
Q3
Q2
FF3
Q 1J C1 1K R
FF2
Q 1J C1 1K R
Q1
Q0
FF1
Q 1J C1 1K R
FF0
Q 1J C1 1K R
1 CP 计数脉冲 CR 清零脉冲
工作原理： 4个JK触发器都接成T’触发器。J=K=1 最低位触发器FF0的时钟脉冲输入端接计数脉冲CP，其他
触发器的时钟脉冲输入端接相邻低位触发器的Q端。
2
3
0001
0010
0011
0100
1101
有效循环
1000
0111
0110
0101
4
5
6
7
8
9
10
精品课件！
精品课件！
（二）8421BCD码异步十进制加法计数器
Q3
Q2
FF3
Q 1J & C1 1K R
FF2
Q 1J C1 1K R
Q1
Q0
FF1
Q 1J C1 1K R
FF0
Q 1J C1 1K R