当前位置：文档之家 › 第3章 数字电子技术 简化版

第3章 数字电子技术 简化版

  • 格式：pptx
  • 大小：4.01 MB
  • 文档页数：95

下载文档原格式

  / 95

合集下载

数字电子技术基础第三章

数字电子技术基础第三章

二、交流噪声容限
反相器对窄脉冲 的噪声容限—交 流噪声容限远高 于直流噪声容限。
交流噪声容限受 电源电压和负载 电容的影响。
图3.3.23 CMOS反相器的交流噪声容限
三、动态功耗
动态功耗：当CMOS 反相器从一种稳定工 作状态突然转变到另 一种稳定的过程中， 将产生附加的功耗。
PD=PC+PT PD为总动态功耗 PC为对负载电容充放
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
2、组装、调试时，应使电烙铁和其他工具、仪表、 工作台面等良好接地。操作人员的服装、手套等选用 无静电的原料制作。
图3.5.34 OC门输出并联的接法及逻辑图
2.1 概述
常用的门电路在逻 辑功能上有: 与门、 或门、非门、与非 门、或非门、与或 非门、异或门等几 种。
单开关电路 互补开关电路
图3.1.1 获得高、低电平的基本原理
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
C=1时 Vo=RL*Vi/(RL+RTG) RTG越小越好，并且希望不 受输入电压变化。
图3.3.39 CMOS模拟开关接 负载电阻的情况
四、三态输出的CMOS门电路
高阻态。 此电路结构 总是接在集 成电路的输 出端。
图3.3.40 CMOS三态门电路结构之一

数字电子技术第三章-2

数字电子技术第三章-2



根据全加器的逻辑功能可知 (CO)i=AiBi+(Ai+Bi)(CI)i 设：AiBi=Gi, Ai+Bi=Pi 得 (CO)i=Gi+Pi(CI)i =Gi+Pi[Gi-1+Pi-1(CI)i-1] = Gi+PiGi-1+ Pi Pi-1[Gi-2+Pi-2(CI)i-2] …… =Gi+PiGi-1+ Pi Pi-1Gi-2+……Pi Pi-1……P1G0 +Pi Pi-1……P0C0 因为CO=0，所以当A和B输入时即可计算出各位的CI， 使运算速度大大提高。
以三位为例
CO3 G3 P3 CI 3 G3 P3 (G2 P2CI 2 ) G3 P3 [G2 P2 (G1 P CI1 )] 1
MSI 四位超前进位加法器74LS283的逻辑 图见P167、逻辑框图如下
3.用加法器设计组合逻辑电路： 逻辑函数能化成变量相加的可用。
( A A ) D
1 0

4
( A1 A0 ) D5 ( A1 A0 ) D6 ( A1 A0 ) D7 A2


2. 用数据选择器设计组合逻辑电路：
数据选择器 ①只可实现单输出的逻辑函数； ②地址输入端的个数可等于逻辑函数的 变量数，也可比逻辑函数的变量数少1个 例：分别用四选一和八选一数据选择器 设计交通灯监视电路。


74LS153的逻辑结构 图如右图 S1 0 时
Y1 D10 A1 A0 D11 A1 A0
12 1 0 13 1 0 1
D A A D A A S
Y2的表达式类似。

数字电子技术基础-第三章--组合逻辑电路

数字电子技术基础-第三章--组合逻辑电路

三、静态冒险现象的消除方法
（一）加冗余项 （二）变换逻辑式，消去互补变量 （三）增加选通信号 （四）增加输出滤波电容 （五）引入封锁脉冲
四、动态冒险的定义
动态1冒险
动态0冒险
第四节 常用中规模集成组合逻辑模 块之一 编码器
一、普通编码器
（一）二进制普通编码器 例3-6 试设计一个4线-2线编码器电路，可将
（2）真值表见表所示，因为有4个输入变量， 所以真值表中共有16行，每行对应了一种变量取 值组合，根据题目中的叙述，其中12种变量取值 组合不会出现，所以视为无关项。
（二）二－十进制编码器——键控8421BCD码编码器
二、优先编码器
（一）优先编码器的定义与功能
例3-7 设计一个4线-2线优先编码器，任一时 刻必须有一个输入有效，但允许多个输入同时 有效。
解：（1）约定：输入为高电平有效，信息 有效用1表示，无效用0表示。4个信息分别 用I0、I1、I2、I3表示，2位代码用A1、A0表 示，且对应的关系为： I0的编码为00（左边 为A1、右边为A0）， I1的编码为01（左边为 A1、右边为A0）， I2的编码为10（左边为A1 、右边为A0），I3的编码为11（左边为A1 、 右边为A0 ）。 I0 、 I1 、 I2 、 I3的优先级依 次升高。
第三节 组合逻辑电路中的竞争冒险
前面在分析和设计组合逻辑电路时，考虑的是输 入信号、输出信号已经处于稳定的逻辑电平的情 况，没有考虑输入变化瞬间的情况。为了保证系 统工作的可靠性，有必要再讨论当输入信号逻辑 电平发生变化的瞬间电路的工作情况。
由于门电路存在延迟时间，在输入变化的瞬间， 在电路的输出端口可能会出现与我们的预期不一 样的尖峰脉冲，我们称这种情况为电路出现了冒 险。

数字电子技术第三章1.pdf

数字电子技术第三章1.pdf

G3 G2 G1 G0 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
自然二进制码至格雷码的转换
G3 = B3
GG12
= =
B3 B2
⊕ B2 ⊕ B1
G0 = B1 ⊕ B0
推广到一般，将n位自然二进制码转换成n位格
输出
Si Ci+1 00 10 10 01 10 01 01 11
全加器逻辑符号
Ci CI ∑
Si
Ai
Bi
CO
Ci+1
学生自己完成逻辑电路
例5：试将8421BCD码转换成余三BCD码。
（1）真值表
（2）卡诺图
B3BB12B0 00 01 11 10
00 0 0 0 0
01 0 1 1 1
11 ☓ ☓ ☓ ☓
BC A
00
01
11
10
00 0 0 1
10 1 1 1
BC A
00
01
11
10
00 0 0 1
10 1 1 1
两圈相切有险象
增加冗余圈克服险象
三、冒险现象的消除
1.增加冗余项
２. 增加选通信号
增加选通信号的方法比较简单，一 般无需增加电路元件，但选通信号必须 与输入信号维持严格的时间关系，因此 选通信号的产生并不容易。
6 0 110 1 001
7 0 111 1 010
8 1 000 1 011
9 1 001 1 100
10 1 0 1 0 ☓ ☓ ☓ ☓
11 1 0 1 1 ☓ ☓ ☓ ☓

数字电子技术基础简明教程课件第3章_组合逻辑电路

数字电子技术基础简明教程课件第3章_组合逻辑电路
（3-6）
给定组合逻辑电路
二、分析举例
A
& & & & Y
例1：组合逻辑电路如图， B 试分析其逻辑功能。
解 ：⑴ 、根据逻辑图写输出逻辑表达式并化简
Y AB A AB B AB A AB B AB( A B) ( A B)( A B) AB AB
Y1 A B C ,Y2 A B ,Y3 Y1 Y2 B Y Y3 Y1 Y2 B A B C A B B
⑵、化简逻辑表达式 ⑶、电路的逻辑功能 电路的输出Y只与输入A、B 有关，而与输入C无关。Y和A、 B的逻辑关系为与非运算的关系。
解：⑴ 逻辑抽象 ①输入、输出信号：输入信号是四个开关的状态， 输出信号是路灯的亮、三个不同地方的分开关，用Y表示路灯。 ③状态赋值：用0表示开关断开和灯灭，用1表示开 关闭合和灯亮。
（3-20）
④列真值表：由题意不难理解，一 般地说，四个开关是不会在同一时刻 动作的，反映在真值表中任何时刻都 只会有一个变量改变取值，因此按循 环码排列变量S、A、B、C的取值较好， 如右表所示。 ⑵ 进行化简 由下图所示Y的卡诺图可得
⑵、根据逻辑表达式列真值表 ⑶、由真值表分析逻辑功能 当AB相同时，输出为0
A 0 0 1 1 B 0 1 0 1 Y 0 1 1 0
当AB相异时，输出为1
异或功能。
（3-7）
例2：组合逻辑电路如图，试分析其逻辑功能。
A B C 1 ≥1
Y1
Y2
Y ≥1 3
1
Y
≥1
解：⑴、根据逻辑图写输出逻辑表达式
（3-9）
解：⑶ 列真值表 如右表所示。

数字电子技术基础第三章

数字电子技术基础第三章
3.门电路
3.1 概述
电压信号的好处？
1
为什么要离散？ COPY
COPY
INVCOPYINV NhomakorabeaCOPY
INV
INV OUTPUT
为什么选择数字系统？
➢ 仅进行0和1的传递 ➢ 一定能够输出高质量0，1；但是能够接受不太高
质量的0,1
0
无效区
1
0和1不能重叠
需要存在无效区
为什么选择数字系统？
0
无效区
漏极特性曲线（分三个区域）
截止区：VGS<VGS(th)，iD = 0, ROFF > 109Ω
漏极特性曲线（分三个区域）
可变电阻区：当VDS 较低（近似为0）， VGS 一定时这个电
阻受VGS 控制、可变。
1 RON | = vDS =0 2K (vGS − VGS (th) )
VDS iD 常数（电阻）
• VI=VIH D截止，VO=VOH=VCC
• VI=VIL D导通，VO=VOL=0.7V
3、二极管与门
设VCC = 5V 加到A,B的 VIH=3V
VIL=0V 二极管导通时 VDF=0.7V
A BY 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V 3V 3V 3.7V
规定3V以上为1 0.7V以下为0
9
3.2 半导体二极管门电路
10
1、半导体基础知识（1） 两种载流子
本征半导体：纯净的具有晶体结构的半导体。 常用：硅Si，锗Ge
半导体基础知识（2）
杂质半导体 N型半导体 多子：自由电子 少子：空穴
半导体基础知识（2）
杂质半导体 P型半导体 多子：空穴 少子：自由电子

数字电子技术3章


A
TN2 B
Y ( A B) '
二、 CMOS或非门
+VDD
A TP1
B TP2 Y TN2 TN1
①只要输入A、B当中有 一个或全为高电平，TP1、 TP2中有一个或全部截止， TN1、TN2中有一个或全部 导通，输出Y为低电平。 ②只有当A、B全为低电 平时，TP1和TP2才会都导通， TN1和TN2才会都截止，输 出Y才会为高电平。
第三章 门电路
3. 1 概述 3.2 半导体二极管门电路 3.3 CMOS门电路 3.4* 其它类型的MOS集成电路 3.5 TTL门电路 3.6 TTL电路与CMOS电路的接口
返回主目录
退出
3.1Βιβλιοθήκη 概述门电路：用以实现基本逻辑运算和复合逻辑运算的 单元电路通称为门电路。 常用门电路有与门、或门、非门（反相器）、与非 门、或非门、与或非门和异或门等。 获得高、低电平的基本方法：利用半导体开关元件的 导通、截止（即开、关）两种工作状态。 (a)功耗大
(b)功耗小
逻辑0和1： 电子电路中用高、低电平来表示。
表示方法：
正逻辑：以高电平表示逻辑1，以低电平表示逻辑0。 负逻辑：以高电平表示逻辑0，以低电平表示逻辑1。
本 书 中 采 用 正 逻 辑 系 统
集成门电路按开关元件分类
集 成 逻 辑 门 电 双极型 单极型(MOS型) N沟道MOS门 (NMOS) P 沟道MOS门 (PMOS) 互补MOS门 (CMOS) 二极管----晶体三极管逻辑门（DTL） 晶体三极管----晶体三极管逻辑门 （TTL） 射极耦合逻辑门 （ECL）
伏安特性
vi>0.7V时，二极 管导通。
D + vo － 开关电路

数字电子技术基础简明教程课件第3章组合逻辑电路


逻辑门电路
01
02
03
简介
逻辑门电路是组合逻辑电 路的基本单元，用于实现 逻辑运算。
常用类型
包括与门、或门、非门、 与非门、或非门等。
工作原理
通过输入信号的组合，实 现特定的逻辑功能。
常用组合逻辑电路
01
02
03
04
编码器
将输入信号转换为二进制码的 电路。
译码器
将二进制码转换为输出信号的 电路。
易懂。
画逻辑图
根据化简后的逻辑表达 式，画出逻辑图，直观 地表示出电路的逻辑关
系。
组合逻辑电路的表示方法
逻辑函数表达式
用逻辑函数表达式表示电路的 逻辑关系，方便进行逻辑分析
和化简。
逻辑图
用逻辑图表示电路的逻辑关系 ，可以直观地看出电路的结构 和功能。
波形图
用波形图表示输入和输出信号 随时间变化的规律，有助于理 解电路的工作过程。
数据选择器
根据选择信号从多个输入信号 中选择一个输出信号的电路。
加法器
实现二进制加法的电路。
02
组合逻辑电路的分析
分析方法
列出真值表
根据输入变量的所有可 能取值组合，列出输出 函数的取值情况，形成
真值表。
写出逻辑表达式
根据真值表，利用逻辑 运算规则，写出输出函
数的逻辑表达式。
化简逻辑表达式
运用逻辑代数的基本定 律和运算规则，化简逻 辑表达式，使其更简洁
在通信系统中的应用
调制器
解调器
将低频信号调制到高频载波上，实现信号 的传输。
将调制后的高频信号解调为低频信号，实 现信号的还原。
编码器
译码器
将模拟信号转换为数字信号，便于传输和 处理。

电子课件《数字电子技术》3第3章 组合逻辑电路


1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表3-14 例真值表
（3）根据真值表，直接画卡诺图进 行化简，如图3-16所示。
图3-16 例的卡诺图
（4）写出最简表达式，并根据设计要求变换为与非—与非表 达式
Y AC AB BC ABBC AC
（5）根据与非—与非表达式画出逻辑电路图，如图3-17所示。
解：
（1）图中输入变量为A，B，C，D，输出变量为Y，中间各级异 或门的输出分别设为Y0，Y1和Y2，逐级写出逻辑函数式
Y0 A B
YY12
Y0 Y1
C D
Y Y2
整理后可得Y的逻辑表达式 Y ABCD
A
B
C
D
L
（2）由于Y的逻辑表达
0
0
0
0
0
式不能再化简，所以直
0
0
0
1
1
0
0
1
0
如图3-12（a）所示为同或运算组合电路；图3-12（b）所 示为同或门逻辑符号。
（a）同或运算组合电路
（b）同或门逻辑符号
图3-12 同或门组合电路及逻辑符号
如表3-11所示为同或门的真值表。
A
B
L
0
0
1
0
1
0
1
0
0
1
1
1
3.2 组合逻辑电路的分析 方法和设计方法
3.2.1 组合逻辑电路的 分析方法
5．工艺设计
为了将逻辑电路实现为具体的电路装置，还需要做一系列 的工艺设计工作，包括设计印刷电路板、机箱、面板、电源、 显示电路、控制开关等。最后还必须完成组装、调试。

数字电子技术基础简明教程第三版课件


1 0 0 1
由式卡可 诺C位进i(画图-13位表)出为C入分。将达i其：-当S直1析这两i =相输接A逻种个1i加由入推B，01辑功一i，有出C否S功能位ii0S奇-整表则1能0的i二数为个达S电进0个i1本电式1=路制路位可01称1数。111时的知和为，输A，，1全1i0出C、加i逻B为器可i辑向。与列式高低出。位真位产值来表生的为的进
1 0 1 1 1
EXIT
二、组合逻辑电路的基本设计方法
设计思路： 分析给定逻辑要求，设计出能实现该功能 的组合逻辑电路。
基本步骤： 分析设计要求并列出真值表→求最简输出 逻辑式→画逻辑图。
首先分析给定问题，弄清楚输入变量和输出变量是 哪些，并规定它们的符号与逻辑取值(即规定它们何时 取值 0 ，何时取值1) 。然后分析输出变量和输入变量 间的逻辑关系，列出真值表。
第 3 章 组合逻辑电路
概述 组合逻辑电路的分析和设计方法 编码器 译码器 数据选择器与数据分配器 加法器和数值比较器 组合逻辑电路中的竞争冒险 本章小结
EXIT
概述
主要要求：
掌握组合逻辑电路和时序逻辑电路的概念。 了解组合逻辑电路的特点与描述方法。
EXIT
一、组合逻辑电路的概念
数字电路根据逻辑功能特点的不同分为
进位的运算电路，称为 半加器。
(3) 画逻辑图
相加的两1个数0 向1 高0位的进位 1101
Ai
Bi
Si
(2) 求最简输出函数式 Ci
Si AiBi
Ci = Ai Bi
EXIT
用与非门实现的半加器电路为
Ai Bi
与非Si半门加实器现电吗路？C能i 用Ai Bi Si Ai Bi
1
Ci
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ICCH＝1.0mA
2.动态尖峰电流
ICCM＝34.7mA
功耗大 坏处： 形成噪声源
3.2.5 其他类型的TTL门电路
一、其他逻辑功能的门电路 1.与非门 多发射级三极管
输入电流计算： I IL：并联后与仅一个接地时相同 I IH ：每个值相同，并联后加倍
2. 或非门
3.与或非门
二、集电极开路的门电路(OC门)
D1
D2
Rc 1kΩ Rb D5 T
R1 4.7kΩ
P
D4
Y
DTL与非门电路
（1）当 A、B、C全接为高电平 5V时，二极管 D1～ D3都截 止，而D4、D5和T导通，且T为饱和导通， UY=0.3V，即输 出低电平。 （2）A、B、C中只要有一个为低电平0.3V时，则UP≈1V， 从而使D4、D5和T都截止，UY=VCC=5V，即输出高电平。 所以该电路满足与非逻辑关系，即： Y A B C
• VTH附近电流最大
Note：尽量使CMOS管工作时避开BC段，预防功耗过大 而损坏。
三、输入端噪声容限
在VI 偏离VIH 和VIL的一定范围内，VO基本不变； 在输出变化允许范围内，允许输入的变化范围称为输入噪声容限
高电平噪声容限：
VNH VOH (min) VIH (min)
低电平噪声容限：
二极管与门和或门电路的缺点：
（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。 （2）负载能力差。
+VCC （+5V） R 3kΩ
D1
+VCC （+5V） R 3kΩ
0V
0.7V p 5V
D1 D2
1.4V
Y
5V
D2
解决办法：
将二极管与门（或门）电路和三极管非门电路
组合起来。
+VCC （+5V） R 3kΩ A B
互补输出结构
3.4.2 CMOS反相器的电路结构和工作原理
一、电路结构
–当VIL＝0时，T1截止，T2导 通，Vo＝VDD； –当VIH＝VDD时，T2截止，T1 导通，Vo＝0。 T1 、T2轮流工作，功耗低
设：VIH=5V，VIL=0V， 且VDD>|VTN|+|VTP|
二、电压、电流传输特性
保护T1 推拉式
二、电压传输特性
截止区
线性区
转折区 饱和区
阈值电压
三、输入端噪声容限
在VI 偏离VIH 和VIL的一定范围内，VO基本不变； 在输出变化允许范围内，允许输入的变化范围称为输入噪声容限
高电平噪声容限：
VNH VOH (min) VIH (min)
低电平噪声容限：
VNL VIL(max) VOL(max)
3.4.4 CMOS反相器的动态特性
一、传输延迟时间（tpd）
寄生电容和负载电容的充放电，与RON（VDD）有关； 1.原因：
1、电压传输特性
• AB段： VI<VGS(th)N, • CD段： VI>VDD-|VGS(th)P|, • BC段：
VGS(th) N<VI<VDD-|VGS(th)P| 阈值电压VTH
特点：开关特性近似于理想开关特性，噪声容限大。
二、电压、电流传输特性
2、电流传输特性
• AB和CD段：ID≈0 • BC段：电流变化大
+VCC（+5V） R D1 A B C D2 D3 Rc 1kΩ D5
1 3 2T
3kΩ D4 P
Y
R1
4.7kΩ
3.2 TTL门电路
• • • • • • 3.2.1 双极型三极管的开关特性 3.2.2 TTL反相器的电路结构和工作特点 3.2.3 TTL反相器的静态输入特性和输出特性 3.2.4 TTL反相器的动态特性 3.2.5 其它类型的TTL门电路 3.2.6 TTL数字集成电路的各种系列
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
四、三极管非门电路
+V CC （+5V） RC Rb A
3 1 2
A
1
Y=A
Y
T
三极管工作在开关状态
非逻辑真值表 输 0V 5V 入 输 出 UY（V） 5V 0.3V 输 A 0 1 入 输 出 Y 1 0
UA（V）
五、二极管和三极管组成的与非门电路
二、 N沟道增强型MOS管的开关状态
(1) VIL=0时，D-S间不导通，MOS管截止，ROFF>109Ω，开关断开
(2) 加上足够高的+VIH，且大于VGS（th），D-S间形成n型导电沟道， MOS管导通， RON<1KΩ，开关接通
D-S间相当于是一个受VI控制的开关
三、 MOS管的开关等效电路
3.4 CMOS门电路 3.4.1 MOS管的开关特性
一、MOS管的结构 金属层
氧化物层
半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
以N沟道增强型为例：
当VGS＝0时，MOS截止；
开启电压
当VGS> VGS（th）时，MOS导通，电流iD从 D（漏极）流向S（源极）。
三、输入端负载特性VI＝f（RP）
RP VI (VCC VBE1) R1 RP
1.4
结论： TTL输入端悬空和接逻辑1电平效果相同。 注意： CMOS电路中若输入端经电阻接地，输入端电位为零。
3.2.4 TTL反相器的动态特性
一、传输延迟时间
二、电源的动态尖峰电流
1.稳态输出电流
ICCL＝3.4mA
1、开
当VBE< VON =0.7 V时， 截止区
vO=VOH ≈Vcc
2、关
当VBE> 0.7 V时，产生： 放大区 V V
iB
I ON
RB
VO VCE VCC iC R C VCC iB R C
VI iB iC VO
VO VCE ( sat ) 0.2V
第3章 逻辑门电路
目录：
• 3.1 概述 • 3.2 TTL集成逻辑门电路 • 3.3 其他类型的双极型数字集成电路* • 3.4 CMOS集成逻辑门电路
• 3.5集成逻辑门接口技术
3.1 概述
3.1.1 逻辑门电路特点及其类型 • 门电路：实现基本运算、复合运算的单元电
路，如与门、与非门、或门 · · · · · ·
VNL VIL(max) VOL(max)
噪声容限与VDD的关系：
• 结论：可以通过提高VDD来提高噪声容限
3.4.3 CMOS 反相器的静态输入和输出特性
一、输入特性 输入特性：iI＝f（VI） Note：MOS管本身是VGS控制电流iD，无输入
特性，由于MOS管的栅极和衬底之间的绝缘层 SiO2非常薄，极易被击穿（耐压约100V），所以
必须在CMOS电路的输入端加保护电路。
一、输入特性
0.7V VI VDD 0.7V
分布式 二极管
二、输出特性
1、低电平输出特性 VOL＝f（IOL）
结论： VDD越大，则RO越小，VOL变化也越小
二、输出特性
2、高电平输出特性VOH＝f（IOH）
结论： VDD越大，则RO越小，VOH变化也越小
几pF
OFF —截止状态
OБайду номын сангаас—导通状态
四、MOS管的四种类型
N沟道增强型 P沟道增强型 N沟道耗尽型 开启电压： 开启电压： 夹断电压： VGS（th）>0 VGS（th）<0 VGS（off）<0
P沟道耗尽型 夹断电压： VGS（off）>0
3.4.2 CMOS反相器的电路结构和工作原理
一、电路结构
0V
0V
3V
0.7V
0.7V 0.7V 3.7V
3V 3V
0V 3V
0 0 1 1
0 1 0 1
0 0 0 1
三、 二极管或门
设加到A,B： VIH=3V VIL=0V 二极管导通时VDF=0.7V
A 0V 0V 3V 3V
B Y 0V 0V 3V 2.3V 0V 2.3V 3V 2.3V
规定2V以上为1 0.8V以下为0
• HTL —High－Threshold Logic
– 电源电压高，VTH高，抗干扰性好，已被CMOS替代
• ECL —Emitter Coupled Logic
– 非饱和逻辑，速度快，用于高速系统，功耗大
• I2L —Integrated Injaction Logic
– 属饱和逻辑，电路简单，用于LSI内部电路，速度慢
饱和区
3.2.2 TTL反相器的电路结构和工作原理
一、电路结构
VCC 5V VIH 3.4V VIL 0.2V PN结导通压降 VON 0.7V
导通 0.9
0.2
3.4
工作原理
VI VIL 0.2V ( A 0) VO VOH (Y 1)
截止
3.2.2 TTL反相器的电路结构和工作原理
3.2.3 TTL反相器的静态输入特性和输出特性 一、输入特性
高电平输入电流小
输入端短路电流IIS
二、输出特性
1、高电平输出特性VOH＝f（IOH）
74系列门电路规定：输出高电平时，最大负载电流IOH 不能超过-0.4mA。
二、输出特性
2、低电平输出特性VOL＝f（IOL）
74系列门电路规定：输出低电平时，最大负载电流IOL 不能超过16mA。