下载文档原格式
1.3ASIC Application-Specific Integrated CircuitCAD Computer-Aided DesignCD Compact DiscCO Central OfficeCPLD Complex Programmable Logic DeviceDIP Dual In-line PinDVD Digital Versatile DiscFPGA Field-Programmable Gate ArrayHDL Hardware Description LanguageIC Integrated CircuitIP Internet ProtocolLSI Large-Scale IntegrationMCM Multichip ModuleMSI Medium-Scale IntegrationNRE Nonrecurring EngineeringPBX Private Branch ExchangePCB Printed-Circuit BoardPLD Programmable Logic DevicePWB Printed-Wiring BoardSMT Surface-Mount TechnologySSI Small-Scale IntegrationVHDL VHSIC Hardware Description LanguageVLSI Very Large-Scale Integration1.4ABEL Advanced Boolean Equation LanguageCMOS Complementary Metal-Oxide SemiconductorJPEG Joint Photographic Experts GroupMPEG Moving Picture Experts GroupOK 据说是Oll Korrect（All Correct）的缩写。
数字设计原理与实践第四版
1. 引言：数字设计原理与实践第四版简介
2. 数字电路基础概念介绍
3. 逻辑门及其应用案例
4. 组合逻辑电路设计与实现
5. 时序逻辑电路设计与实现
6. 存储器和寄存器的设计和使用
7. 有限状态机设计与实现
8. CPU和指令集设计原理
9. 使用Verilog进行数字电路仿真和验证
10. FPGA的原理和应用
11. 高级数字电路设计技术
12. 数字系统和嵌入式系统设计原理
13. 数字信号处理和通信系统设计
14. 数字设计中的优化和可靠性考虑
15. 数字电路测试和故障诊断技术
16. 未来数字电路设计的发展趋势
17. 结语：数字设计原理与实践的重要性和应用前景
18. 附录A：数字电路设计常用表格和参考资料
19. 附录B：数字电路布线和布板设计技巧
20. 附录C：数字电路设计软件工具的介绍与使用指南。
2.2将下面的八进制数转换成二进制数和十六进制数：(a) 12348=10100111002=29C16(c) 3655178=111101011010011112=1EB4F16(e) 7436.118=111100011110.0010012=F1E.24162.3将下面的十六进制数转换成二进制数和八进制数：(a) 102316=10000001000112=100438(c) ABCD16=10101011110011012=1257158(e) 9E36.7A16=1001111000110110.01111012=117066.364 82.5 将下面的数转换成十进制：(e) 10100.11012=20.812510(f) F3A516=6237310(g) 120103=13810(i) 71568=3694102.6 完成下面的数制转换：(e) 13210=100001002(f) 2385110 =5D2B16(g) 72710=104025(i) 143510=263382.7 将下面的二进制数相加，指出所有的进位：解：2.8利用减法而不是加法重复训练题2.7，指出所有的借位而不是进位。
解：2.9 将下面的八进制数相加：(b) 5 7 7 3 4+ 1 0 6 6解：(b) C 1 1 1 1 05 7 7 3 4+ 1 0 6 66 1 0 2 22.10 将下面的十六进制数相加：(b) 4 F 1 A 5+ B 8 D 5解：(b) 4 F 1 A 5+ B 8 D 55 A A 7 A2.11 写出下面每个十进制数的8位符号—数值、二进制补码、二进制反码表示：+25、+120、+82、42、6、111。
解：对正数来说，规定其符号—数值、二进制补码、二进制反码表示相同，符号位为0。
对负数，规定其符号—数值码为对应整数的符号—数值码符号位取反，其二进制补码为对应整数的补码，其二进制反码为对应整数的反码。
数字设计原理与实践第四版
数字设计原理与实践第四版是一本介绍数字电路设计基础知识和实践的教材。
本书主要分为五个部分，分别是数字系统基础、组合逻辑设计、时序逻辑设计、专用逻辑器件与PLD设备以及数字系统的设计示例。
在数字系统基础部分，本书首先介绍了数字系统的基本概念和表示方法，包括二进制数表示、布尔代数和逻辑运算。
接着讲解了数字电路的基本组成部分，如逻辑门、多路选择器、译码器等，并介绍了常用的编码方式如BCD码和格雷码。
在组合逻辑设计部分，本书详细介绍了基本的组合电路设计方法，包括真值表、卡诺图和最小化布尔函数等。
同时还介绍了常见的组合逻辑器件和集成电路，如多输入AND、OR和XOR门等。
在时序逻辑设计部分，本书介绍了时钟信号的基本概念和使用方法，同时还详细讲解了触发器、计数器、移位寄存器等时序电路的设计和应用。
在专用逻辑器件与PLD设备部分，本书介绍了常见的专用逻辑器件如加法器、比较器和MUX等，并详细介绍了可编程逻辑器件（PLD）的原理和应用，包括可编程逻辑阵列（PLA）和可编程逻辑芯片（CPLD）等。
在数字系统的设计示例部分，本书通过实际案例分析和设计实例，将前面所学的知识应用到具体的数字系统设计中，如计算
机CPU设计、外设接口设计等。
综上所述，数字设计原理与实践第四版是一本全面介绍数字电路设计原理和实践的教材，内容丰富、结构清晰，适合作为数字电路设计和相关专业学生的教材和参考书。
数字设计原理与实践 (第四版 )_课后习题答案数字设计原理与实践 (第四版) 是一本广泛使用于电子工程、计算机科学等领域的教材，它介绍了数字电路的基础知识和设计方法。
课后习题是巩固学习内容、提高理解能力的重要部分。
下面是一些课后习题的答案，供参考。
第一章绪论1. 什么是数字电路？数字电路是一种使用二进制数表示信息并通过逻辑门实现逻辑功能的电路。
2. 简述数字系统的设计过程。
数字系统的设计过程包括需求分析、系统规格说明、逻辑设计、电路设计、测试和验证等步骤。
3. 简述数字电路的分类。
数字电路可以分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路的输出只取决于当前输入，时序逻辑电路的输出还受到过去输入的影响。
4. 什么是门电路？门电路是由逻辑门组成的电路，逻辑门是实现逻辑运算的基本模块。
第二章组合逻辑电路设计基础1. 简述一下布尔代数的基本概念。
布尔代数是一种用于描述逻辑运算的数学系统。
它包括逻辑变量、逻辑表达式、逻辑运算等概念。
2. 简述编码器和译码器的功能和应用。
编码器用于将多个输入信号转换为较少的输出信号，译码器则将少量输入信号转换为多个输出信号。
它们常用于数据压缩、信号传输和地址译码等应用中。
3. 简述多路选择器的功能和应用。
多路选择器根据选择信号选择其中一个输入信号并输出，它可以实现多个输入信号的复用和选择。
它常用于数据选择、信号传输和地址译码等应用中。
第三章组合逻辑电路设计1. 简述组合逻辑电路的设计方法。
组合逻辑电路的设计方法包括确定逻辑功能、编写逻辑表达式、绘制逻辑图和验证电路正确性等步骤。
2. 请设计一个3位二进制加法器。
一个3位二进制加法器可以通过将两个2位二进制加法器和一个与门连接而成。
3. 简述半加器和全加器的功能和应用。
半加器用于实现两个二进制位的相加，它的输出包括和位和进位位。
全加器则用于实现三个二进制位的相加，它的输出包括和位和进位位。
它们常用于二进制加法器的设计。
第四章时序逻辑电路设计基础1. 简述触发器的功能和应用。
第1 章习题参考答案:1-6 一个电路含有一个2 输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化解：电路图和真值表如下：由真值表可以看出，该电路与一个2 输入或门（OR2）相同。
第2 章习题参考答案:将下面的八进制数转换成二进制数和十六进制数。
(a) 12348=1 010 011 1002=29C16(b) 1746378=1 111 100 110 011 1112=F99F16(c) 3655178=11 110 101 101 001 1112=1EB4F16(d) =10 101 011 101 011 010 0012=ABAD116(e) =111 100 011 0012=(f) =100 101 011 001 100 111 12=将下面的十六进制数转换为二进制数和八进制数。
(a) 102316=1 0000 0010 00112=100438(b) 7E6A16=111 1110 0110 10102=771528(c) ABCD16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=1415208(e)=1001 1110 10102=(f)=1101 1110 1010 1110 1110 11112=将下面的数转换成十进制数。
(a) =107 (b) 1740038=63491 (c) 2=183(d) = (e)= (f)F3A516=62373(g) 120103=138 (h) AB3D16=43837 (i) 71568=3694(j) =完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012(d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16(g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338(j) 65113=FE5916将下面的二进制数相加，指出所有的进位：(a) S：1001101 C：100100(b) S: 1010001 C: 1011100(c) S: 0 C: 0(d) S: C:利用减法而不是加法重复训练题，指出所有的借位而不是进位：(a) D：011 001 B：110000 (b) D：111 101 B：1110000(c) D： B：00111000 (d) D：1101101 B：写出下面每个十进制数的8 位符号－数值，二进制补码，二进制反码表示。
第1章习题参考答案:1-6 一个电路含有一个2输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化？ 解：电路图和真值表如下：由真值表可以看出，该电路与一个2输入或门（OR2）相同。
第2章习题参考答案:2.2将下面的八进制数转换成二进制数和十六进制数。
(a) 12348=1 010 011 1002=29C 16(b) 1746378=1 111 100 110 011 1112=F99F 16(c) 3655178=11 110 101 101 001 1112=1EB4F 16(d) 25353218=10 101 011 101 011 010 0012=ABAD116(e) 7436.118=111 100 011 110.001 0012=F1E.2416(f) 45316.74748=100 101 011 001 110.111 100 111 12=4ACE.F2C 162.3将下面的十六进制数转换为二进制数和八进制数。
(a) 102316=1 0000 0010 00112=100438(b) 7E6A 16=111 1110 0110 10102=771528(c) ABCD 16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=1415208(e)9E36.7A 16=1001 1110 00110110.0111 10102=117066.3648 (f)DEAD.BEEF 16=1101 1110 1010 1101.1011 1110 1110 11112 =157255.57567482.5将下面的数转换成十进制数。
(a) 11010112=107 (b) 1740038=63491 (c) 101101112=183 (d) 67.248=55.3125 (e)10100.11012=20.8125 (f)F3A516= 62373(g) 120103=138 (h) AB3D 16=43837 (i) 71568=3694 (j) 15C.3816=348.218752.6 完成下面的数制转换。
2.2将下面的八进制数转换成二进制数和十六进制数：(a) 12348=10100111002=29C16(c) 3655178=111101011010011112=1EB4F16(e) 7436.118=111100011110.0010012=F1E.24162.3将下面的十六进制数转换成二进制数和八进制数：(a) 102316=10000001000112=100438(c) ABCD16=10101011110011012=1257158(e) 9E36.7A16=1001111000110110.01111012=117066.364 82.5 将下面的数转换成十进制：(e) 10100.11012=20.812510(f) F3A516=6237310(g) 120103=13810(i) 71568=3694102.6 完成下面的数制转换：(e) 13210=100001002(f) 2385110 =5D2B16(g) 72710=104025(i) 143510=263382.7 将下面的二进制数相加，指出所有的进位：解：2.8利用减法而不是加法重复训练题2.7，指出所有的借位而不是进位。
解：2.9 将下面的八进制数相加：解：2.10 将下面的十六进制数相加：解：2.11 写出下面每个十进制数的8位符号—数值、二进制补码、二进制反码表示：+25、+120、+82、- 42、-6、-111。
解：对正数来说，规定其符号—数值、二进制补码、二进制反码表示相同，符号位为0。
对负数，规定其符号—数值码为对应整数的符号—数值码符号位取反，其二进制补码为对应整数的补码，其二进制反码为对应整数的反码。
比如，十进制数2510用二进制表示为110012，所以+210用8位符号—数值、二进制补码、二进制反码表示均为00011001；十进制数-4210用8位符号—数值、二进制补码、二进制反码表示均为10101010、11010110、11010101。
第1章习题参考答案:1-6一个电路含有一个2输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化？解：电路图和真值表如下：由真值表可以看出，该电路与一个2输入或门（OR2）相同。
第2章习题参考答案:2.2将下面的八进制数转换成二进制数和十六进制数。
(a)12348=10100111002=29C16(b)1746378=11111001100111112=F99F16(c)3655178=111101011010011112=1EB4F16(d)25353218=101010111010110100012=ABAD116(e)7436.118=111100011110.0010012=F1E.2416(f)45316.74748=100101011001110.11110011112=4ACE.F2C162.3将下面的十六进制数转换为二进制数和八进制数。
(a)102316=10000001000112=100438(b)7E6A16=1111110011010102=771528(c)ABCD16=10101011110011012=1257158(d)C35016=11000011010100002=1415208(e)9E36.7A16=1001111000110110.011110102=117066.3648(f)DEAD.BEEF16=1101111010101101.10111110111011112 =157255.57567482.5将下面的数转换成十进制数。
(a)11010112=107(b)1740038=63491(c)101101112=183 (d)67.248=55.3125(e)10100.11012=20.8125(f)F3A516= 62373(g)120103=138(h)AB3D16=43837(i)71568=3694(j)15C.3816=348.218752.6完成下面的数制转换。
第七章作业答案7.4 画出图7-4中所示的S-R锁存器的输出波形，其输入波形如图X7-2所示。
假设输入和输出信号的上升和下降时间为0，或非门的传播延迟是10ns（图中每个时间分段是10ns）7.5 用图X7-4中的输入波形重作练习题7-5。
结果可能难以置信，但是这个特性在转移时间比传输时间延迟短的真实器件中确实会发生。
7.6 图7-34表示出了怎样用带有使能端的D触发器和组合逻辑来构造T触发器。
请表示出如何用带有使能端的T触发器和组合逻辑来构造D触发器。
解：对于带使能端的T触发器，EN=0时状态不变，EN=1时状态变化，列出D触发器的状态转换表可得：D Q Q* EN0 0 0 00 1 0 11 0 1 11 1 1 07.7 请指出如何使用带有使能端的T触发器和组合逻辑来构造J-K触发器。
解：列出J-K触发器的状态转换表可得：Q J K Q* EN0 0 00 00 0 1 0 00 1 0 1 10 1 1 1 11 0 0 1 01 0 1 0 11 1 0 1 01 1 1 0 1JK ENQ 00 01 11 101EN=J·Q’+K·Q7.18 分析图x7—18中的时钟同步状态机，写出激励方程、激励/转移表，以及状态/输出表（状态Q2Q1QO＝000—111使用状态名A—H)。
解：激励方程：)21()01()21()01(2'⋅'⊕⊕='+⊕⊕=QQQQQQQQD21QD=1 11 1XYQ1Q2 00 01 1011 00 00 10 00 10 01 00 10 00 10 10 00 11 00 10 11 00 11 0010EN1EN2XYQ1Q2 00 01 10 11 00 00,1 10,1 00,0 10,0 01 01,0 11,0 01,0 11,0 10 10,1 01,1 10,0 00,0 11 11,000,011,001,0Q1*Q2*,ZXY S 00 01 10 11 A A,1 C,1 A,0 C,0 B B,0 D,0 B,0 D,0 C C,1 B,1 C,0 A,0 D D,0A,0D,0B,0S*,Z10Q D =7.20分析图X7—20中的时钟同步状态机。
3.11 对图X3.11（a）所示的AOI 电路图，采用AND，OR,INV 画出对应的逻辑图。
解：Z = (A⋅B + C + D)'3.12 对图X3.11（b）所示的OAI 电路图，采用AND，OR,INV 画出对应的逻辑图。
解：Z = ((A + B)⋅C ⋅D)'13 画出NOR3 对应的电路图。
解：3 输入端或非门结构应为：上部3 个P 管串联，下部3 个N 管并联，结构如图所示。
3.15 画出OR2 所对应的电路图。
解：在NOR2 电路的输出端后面级联一个INV。
3.59 画出图X3.59 逻辑图所对应的电路图。
解：3.21 若输出低电平阈值和高电平阈值分别设置为1.5V 和3.5V，对图X3.21 所示的反相器特性，确定高态与低态的DC 噪声容限。
解：由图中可以看到，输出3.5V 对应的输入为2.4V,输出1.5V 对应的输入为2.5V；所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声容限为：2.4-1.5=0.9 V。
3.26 利用表3-3 计算74HC00 的p 通道和n 通道的导通电阻。
解：采用极端值计算（对商用芯片，最低电源电压设为4.75V）表中所列输出电压与电流关系如图所示：根据电流定律，高态输出时可以建立下列方程：p n R R0.35 0.02 = 4.4 ⎟⎟⎠⎞⎜⎜⎝⎛−p n R R0.91 4 = 3.84 ⎟⎟⎠⎞⎜⎜⎝⎛−联立求解可得：R = 0.151kΩ = 151Ωp低态输出时可以建立下列方程：n p R R0.1 0.02 = 4.65 ⎟⎟⎠⎞⎜⎜⎝⎛−n p R R0.33 4 = 4.42 ⎟⎟⎠⎞⎜⎜⎝⎛−联立求解可得：R = 0.060kΩ = 60Ωn3.27 对于表3-3 所列的74HC00 ，若设V OLmax=0.33V,V OHmin=3.84V,Vcc=5V,对于下列电阻负载，确定该系列的商用器件是否能够驱动（任何情况下输出电流不能超出I OLmax 和I OHmax）.解：根据表3-3，对于选定的输出电压，最大输出电流限制为4mA.c)820Ω接地：考虑高态输出，等效电路如下：I=3.84/0.82=4.683 > 4mA 不能驱动。
e) 1kΩ接Vcc：考虑低态输出，等效电路如下：I=（5-0.33）/1=4.67 > 4mA 不能驱动。
f) 1.2kΩ接Vcc, 820Ω接地：需要分别考虑低态输出和高态输出。
低态输出等效电路如下：I=（2.03-0.33）/0.487 = 3.49 < 4mA 可以驱动。
高态输出等效电路如下：I=（3.84-2.03）/0.487 = 3.72 < 4mA 可以驱动。
3.40 一个发光二极管导通时的电压降约为2.0V，正常发光时需要约5mA 的电流。
当发光二极管如图3－54（a）那样连接时，确定上拉电阻的适当值。
解：根据3.7.5 所给的条件，低态输出电平V OLmax=0.37V。
对应等效电路如下：R=(5-2-0.37)/5=0.526kΩ3.65 在图3-32（b)中，有多少电流与功率被浪费了。
解：浪费的电流为流过4kΩ电阻的电流：I=(5-0.24)/4=1.19 mA浪费的功率为上述电流经过两个电阻产生的功率：P = RI2 = 4.2 x (1.19)2 = 5.95 mW3.33 对于下列电阻电容的组合，确定时间常数RC解：a) 5ns b)705ns c)2.21ns d)100ns3.34 对于一个CMOS 电路，将电源电压增加5%，或者将内部电容和负载电容增加5%，哪种方式会导致更大的功率消耗。
答：CMOS 的电源消耗主要是动态消耗，其关系为P CV f D= 2 ；由该关系可以得出电源增加将导致更大的功率消耗。
3.68 分析图3-37 所示反相器的下降时间，设R L=900Ω，V L=2V。
解：该电路图可以等效为下列带开关的一阶电路图。
当输出从高态转为低态时，可以等效为开关K 从位置1 转到位置2。
按照一阶电路三要素法的分析方法，对于电容上的电压分析如下：初态：V H=4.45V 终态：V L=0.2V换路后的等效电阻：R=90Ω电路时间常数：τ= RC = 9ns输出电压随时间变化关系为：( ) t /τOUT L H L V = V + V −V e−由上式可以得出从3.5V 到1.5V 的下降时间为：nsVt VLL 9.11.5ln 3.5 ≈−−Δ =τ3.69 分析图3-37 所示反相器的上升时间，设R L=900Ω，V L=2V。
解：与上题类似进行分析，当输出从低态转为高态时，可以等效为开关K 从位置12 到位置1。
按照一阶电路三要素法的分析方法，对于电容上的电压分析如下：初态：V L=0.2V 终态：V H=4.45V换路后的等效电阻：R=164Ω电路时间常数：τ= RC = 16.4ns输出电压随时间变化关系为：( )(1 t /τ)OUT L H L V = V + V −V −e−由上式可以得出从1.5V 到3.5V 的上升时间为：nsVt VHH 193.5ln 1.5 ≈−−Δ =τ数字逻辑第四章参考解答：4-5 根据Demorgan 定理，X + Y ⋅Z 的补为X '⋅Y'+Z'。
但这两个函数在XYZ=110 时都等于1。
对于一个给定的输入组合，一个函数和其补函数怎么能都等于1 呢？出了什么错误？答：在利用定理时，没有考虑到运算先后顺序，正确的补函数应该为：(X +Y ⋅Z)'= X '⋅(Y ⋅Z)'= X '(Y'+Z') = X '⋅Y'+X '⋅Z'4.7 请写出下面各个逻辑函数的真值表.a) F = X '⋅Y + X '⋅Y '⋅Z可先简化为：F = X '⋅(Y + Y'Z ) = X '(Y + Z )c) F=W+X’·(Y’+Z)=W+X’·Y’+X’·ZW X Y Z F W X Y Z F0 0 0 0 1 1 0 0 0 10 0 0 1 1 1 0 0 1 10 0 1 0 0 1 0 1 0 10 0 1 1 1 1 0 1 1 10 1 0 0 0 1 1 0 0 10 1 0 1 0 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 0 1 1 1 1 1h) F=(((A+B)’+C’)’+D)’=A’·B’·D’+C’·D’A B C D F A B C D F0 0 0 0 1 1 0 0 0 10 0 0 1 0 1 0 0 1 00 0 1 0 1 1 0 1 0 00 0 1 1 0 1 0 1 1 00 1 0 0 1 1 1 0 0 10 1 0 1 0 1 1 0 1 00 1 1 0 0 1 1 1 0 00 1 1 1 0 1 1 1 1 04.25 证明OR(n)可以采用(n-1)个OR(2)实现；NOR 也能这样吗？证明你的结论。
解：根据逻辑定理：(x1+ x2 + x3+ x4 + x5 + ...) = ((((x1+ x2)+ x3)+ x4)+ x5)+ ... 第1 次运算实现2 个变量的OR，第2 次运算实现3 个变量的OR，第(n-1)次运算就可以实现n 个变量的OR。
NOR 不能这样做：以3 个变量为例：利用DeMorgan’s 定理((x1+ x2)'+x3)'= (x1'⋅x2'+x3)'≠(x1+ x2 + x3)'所以不能采用这种方式替换。
4.36 对于XNOR，写出真值表，积之和表达式以及对应的与或结构逻辑图。
解：真值表逻辑式：F = A⋅B + A'⋅B' 逻辑图：4.38 采用题设条件如何得到反相器（题略）。
答：只能利用XNOR 实现，在逻辑表达式F = A⋅B + A'⋅B'中，令B或A 等于0（将该输入端接地），即可实现反相器功能。
4.9 请写出下面各个逻辑函数的标准和与标准积.a) =Σ( ) =Π( )X Y X Y F , , 1,2 0,3标准和：F = X ⋅Y'+X '⋅Y标准积：F = (X +Y )⋅(X '+Y')b) =Π( ) =Σ( )A B A B F , , 0,1,2 3标准和：F = A⋅B标准积：F = (A+ B)⋅(A+ B')⋅(A'+B)c) =Σ( ) =Π( )A B C A B C F , , , , 1,2,4,6 0,3,5,7标准和：F = A'⋅B'⋅C + A'⋅B⋅C'+A⋅B'⋅C'+A⋅B⋅C'标准积：F = (A+ B +C)⋅(A+ B'+C')⋅(A'+B +C')⋅(A'+B'+C')d) =Π( ) =Σ( )W X Y W X Y F , , , , 0,2,3,6,7 1,4,5标准和：F =W'⋅X'⋅Y +W ⋅X'⋅Y'+W ⋅X'⋅Y标准积：F = (W + X +Y )⋅(W + X '+Y )⋅(W + X'+Y')⋅(W'+X'+Y )⋅(W'+X '+Y') e) = + ⋅ =Σ( ) =Π( )X Y Z X Y Z F X Y Z , , , , ' 0,1,2,3,7 4,5,6标准和：F = X'⋅Y'⋅Z'+X '⋅Y'⋅Z + X'⋅Y ⋅Z'+X'⋅Y ⋅Z + X ⋅Y ⋅Z标准积：F = (X '+Y + Z)⋅(X '+Y + Z')⋅(X'+Y'+Z)f) = + ( ⋅) = + + =Π( ) =Σ( ) V W X V W X F V W X V W X , , , , ' ' ' 20,1,3,4,5,6,7标准和：F =V'⋅W'⋅X '+V'⋅W'⋅X +V'⋅W ⋅X +V ⋅W'⋅X '+V ⋅W'⋅X +V ⋅W ⋅X '+V ⋅W ⋅X标准积：F =V +W'+X4.11 若“1”不是质数，重新写出4 位质数检测器的最小项列表，规范和以及对应的逻辑图。
